Tez No	İndirme	Tez Künye	Durumu
703758		Auto scalable and morphable microprocessors / Otomatik-ölçeklenebilen ve şekil-değiştirebilen mikroişlemciler Yazar:NAZLI TOKATLI Danışman: PROF. DR. GÜRHAN KÜÇÜK Yer Bilgisi: Yeditepe Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı Konu:Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control Dizin:	Onaylandı Doktora İngilizce 2021 103 s.
Bu tez çalışmasında, sırasız mod çalışan süperskalar bir işlemcinin çalışan uygulamaların özelliklerine uyum sağlaması için otomatik olarak özkaynak ölçeklemesi ve çalışma modu değişimi yapması sağlanmaktadır. Çalışmamız, literatürde çok çekirdekli heterojen işlemci mimarilerine rastlanmasına rağmen, tek bir işlemcinin aniden kendini değiştirerek değişik zamanlarda performans ve güç gibi farklı ölçütlere yönelmesini hedefleyen bir çalışma bulunmaması nedeniyle özgündür. Önerdiğimiz sonuç işlemci, sadece iki çalışma-zamanı parametresi ile sırasız çalışma modundan sıralı çalışma moduna geçişe karar vermektedir. Ayrıca, işlemci içindeki komut kuyruğu, yeniden-sıralama belleği, yükleme/saklama kuyruğu ve fiziksel yazmaç dosyalarının boyutları yine çalışma-zamanında çalışan uygulamaların gereksinimleri yönünde ölçeklenmektedir. Bu çalışmada önerilen yöntemlerin uygulanması durumunda sırasız komut çalıştıran baz süperskalar işlemciye göre ortalama yüzde 5 civarında bir performans kaybı karşılığında ortalama yüzde 42'nin üzerinde bir güç tasarrufu ve yüzde 42'nin üzerinde daha iyi verimlilik (enerji-gecikme kare çarpanı) sağladığımızı göstermekteyiz.
This dissertation proposes the design and implementation of a single Out-of-Order superscalar processor capable of dynamic resource sizing and mode switching in response to the properties of running applications. While there are multi-core heterogeneous processor architectures in the literature, our single processor is capable of morphing to target different metrics at different times, such as performance and power. Our final processor proposes a two-parameter run-time switch between Out-of-Order and In-Order execution modes. Additionally, the processor's instruction queue, Re-order buffer, load/store queue, and physical register files are scaled dynamically at runtime to meet the needs of running applications. When the approaches described in this dissertation are used, we demonstrate that we can save an average of more than 42 percent power and achieve a 43 percent increase in efficiency (energy-delay square product) in exchange for a 5 percent performance penalty when compared to a baseline Out-of-Order superscalar.