Tez No	İndirme	Tez Künye	Durumu
605075		Noise immune frequency control loop design for resonant inverters / Rezonans evirgeçleri için gürültüye bağışıklı frekans kontrol döngüsü tasarımı Yazar:SALİH ÜNSAL Danışman: PROF. DR. HALDUN KARACA Yer Bilgisi: Dokuz Eylül Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı Konu:Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering Dizin:	Onaylandı Yüksek Lisans İngilizce 2019 40 s.
Rezonans evirgeçlerinin maksimum verimle ve güvenli çalışması için yük rezonans frekansında sürülmeleri gerekir. Seri evirgeçte rezonans frekansı yük akımının maksimum genlikte salınım yaptığı frekanstır. Bu frekansta yük indüktans ve kapasitans reaktansları birbirini yok eder ve sadece rezistif bir yük gibi davranır. Bu özellikle yüksek güçlerde çalışırken tranzistörlerin güvenli anahtarlama yapması açısından da önemlidir. Çünkü devre rezonans frekansında sürüldüğünde akım ve gerilim sıfır geçişleri aynı anda olur ve bu anlarda güç yarıiletkeninin karşı karşıya kaldığı elektriksel stres az olur. Bu tezde rezonans devreleri, frekans kontrolü amaçlı faz kilitlemeli döngüler (PLL) ve özellikle faz dedektörleri incelenmektedir. Rezonans devrelerinin PLL kullanılarak yük rezonans frekansında sürülmesi incelenmekte, frekans kontrol döngüsünde kullanılan klasik PLL'e ek olarak yeni gürültüye dayanıklı faz dedektörü devresi tasarımı, uygulaması ve testi üzerine çalışılmaktadır. CD4046-PLL entegresinin içindeki faz dedektörü yükselen kenar tetiklemelidir, ancak gürültüye karşı çok duyarlıdır (Tip2 faz dedektörü). Gürültüyü yükselen kenar olarak algılayıp çıkış frekansını değiştirebilir. Frekans yanlış yöne doğru kayar ve faz farkı gittikçe artar. Bu tezde, yanlış çalışma sorununu engellemek için yeni bir faz dedektörü tasarlanmış, test edilmiş, gürültü ve hatalı sinyallere karşı daha dayanıklı olduğu gözlemlenmiştir. Yeni tasarlanan faz dedektörünün kullanıldığı deneylerde oluşmayan hatalı çalışma sorunu, PLL entegresi içindeki faz dedektörü kullanılarak yapılan deneylerde oldukça sık görülmüştür. Devre gürültüye ve faz dedektörü girişindeki hatalı sinyallere karşı daha dayanıklı hale gelmiş ve problem giderilmiştir.
Resonant inverters are needed to be driven at load resonant frequency for maximum efficiency and inverter reliability. Load current oscillates with maximum amplitude at resonant frequency in a series resonant inverter. Load acts as a resistive circuit at this frequency. This is important for reliability especially working at high power regime. Because zero crossings of current and voltage waveforms happen at the same instant when circuit is driven at resonant frequency and power semiconductor switches commutates reliably. Series resonant inverters, phased-locked loops (PLL) for the frequency control purposes of resonant inverters and especially phase detectors are studied in this thesis. Driven of resonant inverters at load resonant frequency by using PLL is told and in addition to classical PLL in a frequency control loop, a novel noise immune phase detector is designed, implemented and tested. Although the PLL Chip utilized in this study (CD4046) includes a phase detector with rising edge triggered, it is found that this phase detector is not suitable for the purpose due its sensitivity to noise. It may sense additive noise as rising edge erroneously and change the output frequency. In this thesis, a new phase detector apart from the one inside the 4046 chip is tested in the frequency control loop and found more immune to electrical glitches through the experiments. The inverter malfunction problem more often than not come across during the experiments which use phase detector of PLL Chip is disappeared when the new phase detector is used. As a result of work fulfilled, the inverter got become more immune to noise and malfunction problem was disappeared by using the phase detector designed in this thesis.