

8086 Mikroişlemci Eğitim Deney Seti

Ercan KÖSE

YÜKSEK LİSANS TEZİ

Elektrik-Elektronik Anabilim Dalı

Aralık 2005

Microprocessor Training Set

Ercan KÖSE

MASTER OF SCIENCE THESIS

Department of Electrical-Electronics Engineering

December 2005

8086 Mikroişlemci Eğitim Deney Seti

Ercan KÖSE

**Osmangazi Üniversitesi
Fen Bilimleri Enstitüsü
Lisansüstü Yönetmeliği Uyarınca
Elektrik-Elektronik Anabilim Dalı
Elektrik Tesisleri Bilim Dalında
YÜKSEK LİSANS TEZİ
Olarak Hazırlanmıştır**

Danışman: Prof.Dr.Salih FADIL

Aralık 2005

Ercan KÖSE'nin YÜKSEK LİSANS TEZİ olarak hazırladığı “8086 Mikroişlemci Eğitim Deney Seti” başlıklı bu çalışma, Jürimizce Lisansüstü Yönetmeliği'nin ilgili maddeleri uyarınca değerlendirilerek kabul edilmiştir.

Üye:

Üye:

Üye:

Fen Bilimleri Enstitüsü Yönetim Kurulu'nun -----

Gün ve ----- sayılı kararıyla onaylanmıştır.

Prof.Dr.Abdurrahman KARAMANCIOĞLU
Enstitü Müdürü

ÖZET

Bu tez çalışmasında ana ve uygulama devre kartlarından oluşan, 8086 mikroişlemcili genel amaçlı bir eğitim seti tasarımı ve gerçekleştirilmesi hedeflenmiştir.

Kullanıcı, set üzerindeki uygulama kartı yardımıyla bir çok uygulamayı kolayca yapabilmektedir. Bu uygulamalar; sinyallerin sayısal (dijitalden) analoğa ve analogdan sayısal (dijitale) çevrilebilmesi, LCD'ye yazı yazdırma, sıcaklık ölçümü, motor hız kontrolü, motor yön kontrolü, sayısal motor hız kontrolü, adım (step) motor kontrolü ve röle kontrolüdür.

Genel amaçlı eğitim setinin monitör programı J.ANTONAKOS'un kitabından alınarak sisteme uyarlanmıştır[1]. Monitör programı bilgisayarın hyper terminal programı üzerinden çalıştırılmaktadır.

Gerçekleştirilen genel amaçlı 8086/8088 16-bitlik mikroişlemci eğitim seti ile bir çok uygulama yapılabilir. Bilgisayarda assembler dilinde yazılan .ASM uzantılı programlar bir 8086 derleyicisi yardımıyla .HEX formatına çevrildikten sonra seri port üzerinden eğitim setinin RAM'ine yüklenerek çalıştırılabilir.

Genel amaçlı set bilgisayarla RS232 seri portu üzerinde 38.400 baud rate hızında seri olarak haberleşmektedir.

Kullanılan elemanların yapıları ve çalışmaları ilerleyen bölümlerde ayrıntılı olarak anlatılmaktadır.

SUMMARY

In this thesis, an education set, consisting of main and application boards with 8086 microprocessor, design and production is targeted.

The user can execute many applications with the aid of the application board. These applications contain conversion of signals from digital to analog and from analog to digital signals, writing out to LCD panel, temperature measurement, motor speed control, motor direction control, digital motor speed control, step motor control and relay control.

Monitoring program of the education set was taken from J.ANTONAKOS's book[1]. Monitoring program works on the hyper terminal.

This 8086/8088 16-bit microprocessor education set can perform many operations. After conversion of assembler language programs with .ASM extension to programs with .HEX extension, programs can be executed by loading through serial port to the RAM of the education set.

Developed set communicates with a computer over RS232 with 38400 baud rate. The used components' structures and operations are given in detail.

TEŞEKKÜR

Bu projenin tasarımında ve gerçekleştirilmesinde her türlü yardımı sağlayan değerli hocam sayın Prof.Dr Salih FADIL’a, Yrd.Doç.Dr Rıfat EDİZKAN’a, Yrd.Doç.Dr Hakan TORA’ya, Öğr.Gör.Deniz ÜSTÜN’ne, Öğr. Gör.Serhan YAMAÇLI’ya, tez yazımında yardımcı olan öğrencilerim Ayşe Gülден KARACA, Birsen TEMEL ve Levent SERT’e, yüksek lisans boyunca desteğini esirgemeyen eşim Nilüfer KÖSE’ ye teşekkür ederim.

İÇİNDEKİLER

	<u>Sayfa</u>
ÖZET.....	v
SUMMARY.....	vi
TEŞEKKÜR.....	vii
ŞEKİLLER DİZİNİ.....	viii
ÇİZELGELER DİZİNİ.....	ix
1. GİRİŞ	1
2. EĞİTİM SETİ DONANIMI.....	2
2.1 8086/8088 Mikroişlemci.....	2
2.2 Yol Kontrol Sinyallerinin Üretilmesi.....	3
2.3 8086 Mikroişlemci İçin Saat Frekansının Üretilmesi.....	4
2.4 8086 Mikroişlemcinin Resetlenmesi	5
2.5 Adres Yollarının ve Veri Yollarının Ayrılması.....	6
2.6. Hafıza ve Çevre Birimlerinin Organizasyonu.....	7
2.6.1 Çevre Birimlerinin Hafıza Organizasyonu.....	9
2.7 Programlanabilir Çevre Birimi 8255 ile Giriş/Çıkış.....	12
2.8 8254 Zamanlayıcı/ Sayıcı.....	13
2.9 8259 Programlanabilir Kesme Yöneticisi.....	14
2.10 8251 Senkron/Asenkron Seri İletişim Birimi.....	15
2.11 RS232 Standardı.....	16
2.12 Hyper Terminal Programı.....	18
3. EĞİTİM SETİ YAZILIM BİLEŞENLERİ.....	20
3.1 Uygulamalar İçin Assembler Dilinde Yazılmış Programların Derlenmesi.....	20
3.2 Monitör Programı Kullanımı.....	23
4. ÖRNEK PROGRAM UYGULAMALARI.....	28
4.1 74LS374 Entegresi İle LED Kontrolü.....	28
4.1.1 Led Kontrolünün Assembler Programı.....	29
4.2 Röle Kontrolü.....	30

İÇİNDEKİLER (Devam)

	<u>Sayfa</u>
4.2.1 Röle Kontrolünün Assembler Programı.....	31
4.3 8254 İle Saat Frekans Üreticisi İle PWM Motor Hız Kontrolü.....	32
4.3.1 PWM Motor Kontrolünün Assembler Programı.....	34
4.3.2 8254 İle Saat Frekans Üreticisi İle ses Üretimi.....	36
4.3.3 8254 İle Saat Frekans Üreticisi İle ses Üretimi Assembler Programı.....	37
4.3.4 8254 İle BUZZER'in Kontrolü.....	41
4.4 Analog Sayısal Çevirici (ADC) Uygulaması.....	43
4.4.1. ADC Dönüştürücü Assembler Programı.....	44
4.5 Adım Motor Kontrol Uygulaması.....	46
4.5.1 Adım Motor İçin Assembler Programı	48
4.6 Sayısal Analog Dönüştürücü Uygulaması.....	49
4.6.1 DAC0808 İle Motor Hız Kontrolü Assembler Programı.....	50
4.6.2 ADC0804 İle Örneklenen Sinyalin DAC0808 Çıkışında Elde Edilmesi Assembler Programı.....	51
4.6.3 ADC0804 İle Örneklenen Ses Sinyalinin DAC0808 Çıkışında Elde Edilmesi Assembler Programı.....	52
4.7 LCD Ekran Uygulaması.....	54
4.7.1 LCD Ekran Yazı Uygulaması Assembler Programı.....	54
4.8 Motor Yön Kontrol Uygulaması	58
4.8.1 Motor Yön Kontrol Uygulaması Assembler Programı.....	58
4.9 Tuş Takımı Kontrol Uygulaması.....	60
4.9.1 Tuş Tanıma Assembler Programı.....	62
5. SONUÇ VE ÖNERİLER.....	68
KAYNAKLAR DİZİNİ.....	69

EKLER

ŞEKİLLER DİZİNİ

<u>Sekil</u>	<u>Sayfa</u>
2.1 8086/8088 Mikroişlemcinin Genel Yapısı.....	2
2.2 Yol Kontrol Sinyallerinin Üretilmesi.....	3
2.3 8086 Mikroişlemcinin Saat Frekansının Üretilmesi.....	4
2.4 8086 Mikroişlemcinin Resetlenmesi.....	5
2.5 Adres ve Veri Yollarının Ayrılması.....	7
2.6 Bellek Haritası.....	8
2.7 Bellek Adreslenmesi.....	8
2.8 Çevre Birimlerine Ait Kod Çözücü Devresi.....	10
2.9 8255 PIA Entegresi Ana ve Uygulama Kart Bağlantısı.....	12
2.10 8254 Giriş ve Çıkış Sinyalleri.....	13
2.11 8259 Giriş ve Çıkış Sinyalleri	14
2.12 8251 Seri Haberleşme Bağlantısı.....	16
2.13 MAX-232 Devresi.....	17
2.14 Eğitim Seti İle Bilgisayar Arasındaki Seri Haberleşme Bağlantısı.....	17
2.15 Hyper Terminal Program Bağlantı Tanımı.....	18
2.16 Hyper Terminal Program Bağlan Ayarı.....	18
2.17 Hyper Terminal Program Bağlantı Noktası Ayarları.....	19
3.1 LED.ASM Uzantılı Word Pad Dosyası.....	21
3.2 MASM ile Dönüşüm.....	22
3.3 Intelhex Formatına Dosya Dönüşümü.....	22
3.4 Intelhex Formatındaki Dosya.....	23
3.5 Bağlantı Görüntüsü.....	24
3.6 Monitör Programı Çalışma Menüsü.....	24
3.7 Metin Dosyası Yüklenmesi.....	25
3.8 Programın Yükle İşleminin Tamamlanması.....	26
3.9 Ram Bellek İçeriği.....	26
3.10 Ram'e Yüklü Programın Çalıştırılması.....	27
4.1 LED Kontrol.....	28
4.2 Röle Kontrol Devresi.....	30
4.3 PWM Motor Kontrol Devresi.....	33
4.4 8254 İle Ses Üretim Devresi.....	37
4.5 BUZZER Kontrol Devresi.....	41
4.6 ADC Uygulama Devresi.....	43
4.7 Adım Motor Sürücü Devresi.....	47
4.8 DAC0808 Uygulama Devresi.....	49
4.9 Ses Uygulama Devresi.....	52
4.10 LCD Ekran Uygulama Devresi.....	54
4.11 Motor Yön Kontrol Devresi.....	58
4.12 Tuş Takımı Kontrol Devresi.....	61

TABLÖLAR DİZİNİ

<u>Tablo</u>	<u>Sayfa</u>
2.1 Adres Kod Çözücü Bağlantısı.....	7
2.2 Çevre Birimleri Bellek Adresleri.....	9
2.3 Sistemin Giriş Çıkış Uzayı.....	9
2.4 8255-1 Alt Adres Tablosu.....	10
2.5 8255-2 Alt Adres Tablosu.....	10
2.6 8254 Alt Adres Tablosu.....	11
2.7 8251 Alt Adres Tablosu.....	11
2.8 8259 Alt Adres Tablosu.....	11

1. GİRİŞ


Bu tez çalışmasında, 8086 mikroişlemcili bir eğitim seti tasarlanıp gerçekleştirilmiştir. Eğitim seti kullanıcılara, program yazacakları ve programlarını deneyebilecekleri bir ortam sağlamaktadır. Eğitim deney setinde 8086/8088 mikroişlemcisi kullanılmıştır. 8086/8088 mikroişlemcisi bundan sonra ortaya çıkan 80286, 80386 gibi mikroişlemcilerle uyumludur. Bu nedenle 8086/8088 mikroişlemcisinin öğrenilmesi, daha sonra piyasaya çıkan üst seviyedeki CPU'ların öğrenilmesinde kolaylık sağlayacaktır.

Genel amaçlı eğitim setinde 2 adet 32 KByte RAM, 1 adet 32 KByte EPROM, 3 adet 74LS373 tek yönlü 8 bitlik tutucu (latch), 2 adet ve 74LS245 çift yönlü 8 bitlik data alıcı verici, 1 adet 8251 seri haberleşme , 2 adet 82C55 PIA , 1 adet 8259 kesme (interrupt handler), 1 adet 8288 yol kontrol (bus controller), 1 adet 8284 saat frekans (timer), 2 adet 74LS138 kod çözücü entegreleri bulunmaktadır .

Ayrıca uygulama kartı üzerinde ise; 1 adet 2X16 karakter LCD, 1 adet LM35 sıcaklık sensörü, 2 adet röle, 1 adet ADC0804 analog sayısal dönüştürücü, 1 adet DAC0808 sayısal analog dönüştürücü, tuş takımı, mikrofon ve ses anfişi bulunmaktadır.

2. EĞİTİM SETİ DONANIMI

2.1 8086 Mikroişlemci




Şekil 2.1 8086/8088 Mikroişlemcinin Genel Yapısı

- 8086: 16-bit mikroişlemci **16-bit** veri yolu (data bus)'na sahiptir.
- 8088: 16-bit mikroişlemci **8-bit** veri yolu (data bus)'na sahiptir.
- Her ikisi de 5V ile beslenir.
- 80C86/80C88: CMOS versiyonları 10mA besleme akımı ve -40 - 225degF çalışma sıcaklığına sahiptir.
- 8086/8088 mikroişlemci minimum ve maksimum mod olmak üzere iki farklı modda çalışabilmektedir. 8086/8088 mikroişlemcinin 33 numaralı bacağı toprağa bağlanırsa, işlemci maksimum modda, 5 volta bağlanırsa minimum modda çalışır (TRIEBEL, 1997).

2.2 Yol Kontrol Sinyallerinin Üretilmesi


Tasarladığımız genel amaçlı eğitim seti maksimum modda çalışmaktadır. Mikroişlemci maksimum modda çalışırken, yol kontrol sinyallerinin üretilmesi için işlemciye 8288 yol kontrol entegresi bağlanır. Şekil 2.2’de görüldüğü gibi 8086 işlemciden çıkan S0, S1 ve S2 sinyalleri 8288 yol kontrol entegresine girer. 8288 yol kontrol entegresi de $\overline{MRDC}$, $\overline{MWTC}$, $\overline{IORC}$, $\overline{IOWC}$ ve ALE gibi kontrol sinyallerini üretir (TRIEBEL, 1997). Üretilen bu kontrol sinyalleri belleğe ve çevre birimlerine bağlanarak kullanılmıştır.



Şekil 2.2 Yol Kontrol Sinyallerinin Üretilmesi

2.3 8086 Mikroişlemci İçin Saat Frekansının Üretilmesi


8086/8088 mikroişlemcinin 5 MHz, 8 MHz ve 10 MHz saat frekanslarında çalışan modelleri bulunmaktadır. Genel amaçlı eğitim setinde kullandığımız mikroişlemci 5 MHz saat frekanslarında çalışmaktadır. 5 MHz'lik saat frekansı Şekil 2.3'de görüldüğü gibi 8284A saat frekans entegresi tarafından üretilmektedir. 8284A saat frekans entegresi 8086/8088 mikroişlemcisi için geliştirilmiştir. 8284A entegresi, X1 ve X2 uçlarına bağlanan kristal frekansını üçe bölerek CLK çıkışında verir. Bağlanan kristal 15 MHz ise, CLK çıkışında $15/3=5$ MHz saat frekansı elde edilir ve bu çıkış mikroişlemcinin CLK girişine verilir (MAZIDI, 2003).



Şekil 2.3 8086 Mikroişlemcinin Saat Frekansının Üretilmesi

2.4 8086 Mikroişlemcinin Resetlenmesi

8086/8088 mikroişlemcinin en önemli girişlerinden biride RESET girişidir. RESET sinyali 8284A saat frekans üretici entegresi tarafından üretilmektedir. Bu giriş 4 saat (clock) periyodu boyunca sayısal 1 (lojik 1) olursa mikroişlemci kendini resetler. Mikroişlemci resetlendiği zaman bellekte FFFF0h gerçek adresine zıplar ve bu adresten itibaren komutları çalıştırmaya başlar ve IF bayrağını sıfırlar. Bellekte FFFF0h adresine yazılan bir FAR JMP komutu yardımıyla program EPROM içerisinde istenilen bir adrese dallandırılır ve program bu adresten itibaren çalışmaya başlar. Genel amaçlı eğitim setinde kullandığımız EPROM 32 Kbyte olduğu için 8086/8088'in RESET adresi 07FF0h olmaktadır. Bu adrese JMP 100'ün makine kodu karşılığı olan EA 00 01 00 0E yazılır. Sistem resetlendiğinde, program 07FF0h adresine atlar, buradan da 0100h adresine atlanarak programın bu adresten itibaren çalışması sağlanır. Bu durum Şekil 2.4'de gösterilmiştir (ANTONAKOS, 1999).



Şekil 2.4 8086 Mikroişlemcinin Resetlenmesi


2.5 Adres Yollarının ve Veri Yollarının Ayrılması

8086'da 16-bit, 8088'de 8-bit adres ve veri yolları ortaktır (multiplexed). Ayrıca bazı durum ve adres yolları da ortaktır. Bu yolların ayrılması gerekir. Genel amaçlı eğitim setinde adres yollarını ayırmak için 3 adet 74LS373 tek yönlü 8 bitlik tutucu, veri yollarını ayırmak için ise 2 adet 74LS245 çift yönlü 8 bitlik data alıcı verici entegresi kullanılmıştır. Şekil 2.5'de de görüldüğü gibi adres yollarını ayırmak için 8288 yol kontrol entegresinin ürettiği ALE (Address Latch Enable) sinyali ve veri yollarını ayırmak için ise 8288 yol kontrol entegresinin ürettiği DEN (Data Bus Enable) ve DT/R (Data Transmit/Receive) sinyalleri kullanılır.

ALE (Address Latch Enable) sinyali sayısal 1(lojik 1) olduğunda, işlemcinin adres/data yolunda bir hafıza veya I/O cihazının adres bilgisi bulunmaktadır.

DT/R (Data Transmit/Receive) sinyali sayısal 1 (lojik 1) olduğunda, mikroişlemcinin dışarıya veri yollamakta (yazmakta) olduğu ve sayısal 0 (lojik 0) olduğundaysa dışarıdan veri aldığı (okuduğu) anlaşılmaktadır.

DEN (Data Bus Enable) sinyali harici veri yolu buffer'larını aktif etmede kullanılmaktadır (TRIEBEL, 1997).



Şekil 2.5 Adres ve Veri Yollarının Ayrılması

2.6 Hafıza Birimlerinin Organizasyonu


Eğitim setinde 2 adet 32 KByte RAM, 1 adet 32 KByte EPROM kullanılmıştır. RAM olarak 43256 32 Kbyte x 8 bit SRAM ve EPROM olarak ise 27C256 32 Kbyte x 8 bit EPROM seçilmiştir. Bununla ilgili hafıza haritaları Tablo 1, Şekil 2.6 ve Şekil 2.7’de ayrıntılı olarak görülmektedir. A_{17} A_{16} A_{15} 74LS138 kod çözücü giriş uçlarıdır. Bu giriş uç değerlerine göre seçilen çıkış lojik 0 diğer çıkışlar lojik 1 olur. Örneğin 000 giriş için RAM 1 girişi lojik 0 , 001 için RAM 2 girişi lojik 0 olur.

Tablo 2.1 Adres Kod Çözücü Bağlantısı

A_{17}	A_{16}	A_{15}	
0	0	0	RAM 1
0	0	1	RAM 2
0	1	0	Boşta
0	1	1	Boşta
1	0	0	Boşta
1	0	1	Boşta
1	1	0	Boşta
1	1	1	EPROM 1

FFFFFH	Boşta
3FFFFH	32 Kbyte
38000H	8 bit EPROM
	Boşta
0FFFFH	32 Kbyte
08000H	8 bit RAM 2
07FFFH	32 Kbyte
00000H	8 bit RAM 1

Şekil 2.6 Bellek Haritası



Şekil 2.7 Belleklerin Adreslenmesi

2.6.1 Çevre Birimlerinin Hafıza Organizasyonu


Çevre birimlerini adreslemek için alçak değerlikli A₇-A₀ 8 adres hattı kullanılır. 8 adres hattı ile 256 tane çevre birimi adreslenebilir. Tablo 2.2, Tablo 2.3 ve Şekil 2.8’de görüldüğü gibi eğitim seti üzerindeki çevre birimleri adreslenerek bağlanmıştır.

Tablo 2.2 Çevre Birimleri Bellek Adresleri

Adres	Açıklama
00h	8255-1 Paralel Giriş/Çıkış Birimi (Çevrebirimi Kartı)
20h	8255-2 Paralel Giriş/Çıkış Birimi (Çevrebirimi Kartı)
40h	8251 Seri Haberleşme birimi (Çevrebirimi Kartı)
60h	74F374-Buzzer ve LED Kontrol
80h	8259 Programlanabilir Kesme Denetleyicisi (Çevrebirimi Kartı)
A0h	8254 Zamanlayıcı Birimi (Çevrebirimi Kartı)
B0h	Boşta
C0h	Boşta
D0h	Boşta
E0h	Boşta

Tablo 2.3 Sistemin Giriş/Çıkış Uzayı

A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	
0	0	0	0	0	0	0	0	8255-1
0	0	1	0	0	0	0	0	8255-2
0	1	0	0	0	0	0	0	8251
0	1	1	0	0	0	0	0	74F374
1	0	0	0	0	0	0	0	8259
1	0	1	0	0	0	0	0	8254



Şekil 2.8 Çevre Birimlerine Ait Kod Çözücü Devresi

8255, 8251, 8259 ve 8254 çevre birimlerinin kullanılabilirmeleri için programlanmaları gerekir. Bu elemanlara ait alt adresler $\overline{CS}$ ve elmana doğrudan bağlı adres bağlantılarına göre belirlenir (TRIEBEL, 1997). Tablo 2.4, Tablo 2.5, Tablo 2.6, Tablo 2.7 ve Tablo 2.8’de 8255-1/2, 8254, 8251 ve 8259 ait alt adreslemeler yapılmıştır.

Tablo 2.4 8255-1 Alt Adres Tablosu

8255-1 İçin	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
PORT A	0	0	0	0	0	0	0	0
PORT B	0	0	0	0	0	0	0	1
PORT C	0	0	0	0	0	0	1	0
Kontrol Portu	0	0	0	0	0	0	1	1

Tablo 2.5 8251 Alt Adres Tablosu

8251 İçin	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
Data Register	0	1	0	0	0	0	0	0
Control/Status Register	0	1	0	0	0	0	0	1

Tablo 2.6 8255-2 Alt Adres Tablosu

8255-2 için	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A₁	A₀
PORT A	0	0	1	0	0	0	0	0
PORT B	0	0	1	0	0	0	0	1
PORT C	0	0	1	0	0	0	1	0
Kontrol Portu	0	0	1	0	0	0	1	1

Tablo 2.7 8254 Alt Adres Tablosu


8254 için	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A₁	A₀
COUNTER 0	1	0	1	0	0	0	0	0
COUNTER 1	1	0	1	0	0	0	0	1
COUNTER 2	1	0	1	0	0	0	1	0
Kontrol Portu	1	0	1	0	0	0	1	1

Tablo 2.8 8259 Alt Adres Tablosu

8259 için	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
ICW1	1	0	0	0	0	0	0	0
ICW2,ICW3,ICW4	1	0	0	0	0	0	0	1
OCW2,OCW3	1	0	0	0	0	0	0	0
OCW1	1	0	0	0	0	0	0	1

2.7 Programlanabilir Çevre Birimi 8255 ile Giriş/Çıkış

8255 geniş bir kullanım alanı olan, çoğu mikroişlemcili sistemlerde kullanılabilen programlanabilir, genel amaçlı paralel I/O birimidir. Eğitim setinde 2 adet 8255 PIA entegresi kullanılmıştır. 8255'in Port A , port B ve port C olmak üzere 3 adet 8-bit paralel portu bulunmaktadır. Uygulamaların fazla olması nedeniyle 8255'in aynı portları bazen girişe bazen çıkışa programlanabilmektedir. Bu sebepten dolayı her uygulama programının başında 8255 programlanmıştır. Şekil 2.9'da 8255'lerin ana ve uygulama kartları arasında nasıl bağlandığı ayrıntılı olarak görülmektedir.



Şekil 2.9 8255 PIA Entegrelerinin Ana ve Uygulama Kart Bağlantıları


2.8 8254 Zamanlayıcı / Sayıcı Entegresi

8254 Zaman gecikmeleri elde etmek, gerçek zaman saati, tek darbe üretici, kare dalga üretici olarak zamanlayıcı veya sayıcı olarak kullanılan bir tüm devredir. 8254 bir birinden bağımsız 3 tane sayaca (counter) sahiptir. Her biri, giriş frekansını 1 ile 65536 arasında değişen bir sayıya bölecek şekilde programlanabilir.

Eğitim setin 8254 entegresinin OUT2 (sayaç 2) çıkışı kullanılmıştır. 8254'ün clk0, clk1 ve clk2 girişlerine 8284A'nın PCLK çıkışındaki 2.4576 MHz'lik sinyal uygulanmıştır. Bununla ilgili ayrıntılı bilgi Şekil 2.10'da görüldüğü gibidir. OUT2 çıkışında elde edilen kare dalganın frekansı

$$\text{Çıkış Frekansı} = \frac{2.4576 \text{ MHz}}{\text{Bölen (Desimal)}}$$

eşitliği ile hesaplanmaktadır. Bölen =FFFFh=65535 alındığında OUT2 çıkışındaki kare dalganın frekansı 37.5 Hz olmaktadır. Elde edilen bu kare dalga ses üretmek ve A3955 PWM (Pulse Width Modulation) entegresi ile DC motorların tork ve hız kontrolünü sağlamak amacıyla kullanılır.



Şekil 2.10 8254 Giriş ve Çıkış Sinyalleri

2.9 8259 Programlanabilir Kesme Yöneticisi

Programlanabilir kesme yöneticisi olarak 8259 entegresi kullanılmaktadır. Bu entegre sekiz kesme girişi için kullanılabilir (MAZIDI, 2003).

Şekil 2.11’de görüldüğü gibi 8259’un kesme girişleri IDC40 konnektörü ile uygulama kartı üzerindeki 74LS244 entegresine bağlı tuşlara bağlanmıştır. Bu tuşlara basılarak yapay kesmeler üretilmektedir. 8259 port adresleri


A7	A6	A5	A4	A3	A2	A1	A0	
1	0	0	0	X	X	X	0	Kod çözücünün Y5 çıkışı 8259’u seçmektedir.
1	0	0	0	0	0	0	0	→80h ICW1
1	0	0	0	0	0	0	1	→81h ICW2,ICW3,ICW4
1	0	0	0	0	0	0	0	→80h OCW2,OCW3
1	0	0	0	0	0	0	1	→81h OCW1

ICW Portlarına Girilecek Kontrol Değerleri;

ICW1→13h

ICW2→08h IR0’ın başlangıç değeri

ICW3→09h



Şekil 2.11 8259 Giriş ve Çıkış Sinyalleri

2.10 8251 Senkron/Asenkron Seri İletişim Birimi


8251 Entegresi hem senkron, hem asenkron çalışabilen bir seri iletişim birimidir. Şekil 2.12’de görüldüğü gibi bilgisayar ile eğitim seti bu birim üzerinden seri olarak iletişim sağlamaktadır.

8251 Entegresi seri iletişim için dış kaynaktan bir baud rate saat sinyali kullanır. Bu sinyal 8284A entegresinin PCLK çıkışındaki sinyalin SLN393 iki adet sayıcı entegresi yardımıyla dörde bölünmesi sonucu elde edilir. PCLK çıkış frekansı 2.4576Mhz ‘dir. Şekil 2.12’de görüldüğü gibi, ikinci SLN393 sayıcı entegresinin çıkışındaki saat frekansı 614.4Khz ($2.4576\text{Mhz} / 4 = 614.4\text{Khz}$) KHz olmaktadır. Eğitim setinin ilk açılışı anında yapılan çevre birimi ayarlamalarında 8251 bu 614.4Khz’lik sinyali 16’ya bölecek şekilde programlanır. Böylece 8251’in transmitter ve receiver baud rate’i $614.4\text{Khz} / 16 = 38400$ baud olmaktadır.

8251 entegresinin TxD (Transmit Data) ve RxD (Receive Data) sinyalleri TTL seviyesindedir. 8251 entegresinin bu sinyallerini PC’nin RS232 portundaki TxD ve RxD sinyallerine bağlayabilmek için araya TTL ve RS232 sinyal seviyelerini bağdaştıran bir MAX232 entegresi konulmuştur. Bu entegrenin özelliği ilave bir besleme girişi kullanmadan +5V ‘tan +9V ve –9V üretmesidir. Böylece ilave güç girişi kullanılması gerekmemektedir.

Akış denetimi uygulamaları için TxD ve RxD ‘nin yanısıra CTS ve RTS, giriş / çıkışları da ICL232 entegresine iletilmiştir. Burada dikkat edilmesi gereken nokta, 8251’in CTS çıkışının düşük seviyede olmasının gerekmesidir. Aksi halde sistemden dışarıya veri gönderilemez. Bu yüzden eğitim setiyle yapılacak seri iletişimde, ya akış denetimi kullanılmalı (Setin RTS’si bilgisayarın CTS ucuna, Bilgisayarın CTS’si setin RTS ucuna bağlanarak) ya da kendi RTS çıkışı CTS girişine bağlanarak sahte bir akış denetimi (loopback) uygulanmalı.


Eğitim seti ile bilgisayarın haberleşmesinde diğer gerekli ayarlar, 8 veri biti, 2 stop biti ve parite yok şeklindedir (8N2).



Şekil 2.12 8251 Seri Haberleşme Bağlantısı

2.11 RS232 Standardı


Günümüzde RS232 en yaygın kullanılan seri I/O arabirim standardıdır. Bu standart TTL lojik ailesinden çok önceleri belirlendiği için giriş ve çıkış voltaj seviyeleri TTL uyumlu değildir. RS232 de lojik 1 -3V ile -25V arasında lojik 0 +3V ile +25V arasında tanımlanır, -3V ile +3V arası tanımsızdır. Bu yüzden herhangi RS232 cihazını bir mikroişlemci-tabanlı sisteme bağlamak için MCI1488, MCI1489 veya MAX232 gibi voltaj çeviricileri kullanılır. Bu tüm devreler hat sürücüler/alıcıları (Line Driver/Receiver) olarak adlandırılır.



Şekil 2.13 MAX-232 Devresi

Çıkışları TTL seviyesindedir bunu RS232 sinyal seviyesin dönüştürmek gerekmektedir. Bu sistemde bu işlem için MAX232 entegresi kullanılmıştır. Bu entegrenin özelliği ilave bir besleme girişi kullanmadan +5V'tan +9V ve -9V üretmesidir. Böylece ilave güç girişi kullanılması gerekmemektedir.

Eğitim setinde DB-9 seri I/O seri bağlantı standardı kullanılmıştır. Şekil 2.14'de görüldüğü gibi bilgisayarın seri portunun yanmaması için araya 4.7 Kohm'luk direnç bağlanmıştır.



Şekil 2.14 Eğitim Seti İle Bilgisayar Arasındaki Seri Haberleşme Bağlantısı


2.12 Hyper Terminal Programı

Hyper Terminal Programı, bilgisayar ile 8251 seri haberleşmesini sağlayan programdır. Program açıldıktan sonra Şekil 2.15’de görüldüğü gibi bir bağlantı isimi girilmelidir.




Şekil 2.15 Hyper Terminal Program Bağlantı Tanımı

Daha sonra, oluşturulan verilen isimdeki icon tıklanarak bağlantı yapılacak PC seri portu seçilir (bakınız Şekil 2.16). Burada eğitim setinin seri port soketi hangi PC seri portuna bağlanmış ise o seri port seçilmelidir.



Şekil 2.16 Hyper Terminal Program Bağlan Ayarı

En sonunda, Şekil 2.17’de görüldüğü gibi, seçilen seri portun özellikleri bağlı olan eğitim setinin özellikleri ile aynı olacak şekilde seçilir.



Şekil 2.17 Hyper Terminal Program Bağlantı Noktası Ayarları

3. EĞİTİM SETİ YAZILIM BİLEŞENLERİ

Yazılım bölümü, EPROM’da bulunan monitör programı ve örnek uygulamalar için yazılan programlardan oluşmaktadır.

3.1 Uygulamalar İçin Assembler Dilinde Yazılmış Programların Derlenmesi

Word gibi bir editörde assembler olarak yazılan dosya .ASM uzantılı olarak kaydedilir. Yazılan bu dosya MS-DOS’ta MASM ile .OBJ uzantılı hale getirilir. MASM .ASM uzantılı dosyayı yazım hatalarına karşı kontrol eder. Eğer herhangi bir hata varsa çevirme işlemi yapmaz. Assembler dilinde yazdığımız .ASM uzantılı dosyayı ercan.ASM olarak kaydedelim. Ercan.ASM dosyasını derlemek için DOS ekranında

MASM yazıp ENTER tuşuna basılır. Sonra

ercan.asm yazıp iki kere ENTER tuşuna basılır.

Böylece aynı klasör içinde **ercan.OBJ** uzantılı dosya elde edilir. Daha sonra

LINK ercan.OBJ yazıp ENTER tuşuna basılarak,

ercan.EXE dosyası elde edilir. Ercan.BIN dosyasını elde etmek için aşağıda verilen komut satırı yazılıp ENTER tuşuna basılmalıdır.

EXE2BIN.EXE ercan.EXE ercan .BIN

Ercan.HEX dosyasını elde etmek için aşağıdaki komut satırları kullanılmalıdır.

BIN2HEX.EXE


ercan.BIN

ercan.HEX dosyası yazılan ercan.ASM dosyasının intelhex formatına dönüştürülmüş şeklidir. Bu dosya yazılan ercan.ASM dosyasının makine kodlarını eğitim setinin RAM'ne Hyper Terminal programı yardımıyla yüklenmesinde kullanılmaktadır.

.ASM olarak kaydedilmiş bir dosyanın aynı adlı bir .BIN uzantılı dosyaya dönüştürme işlemi aşağıda verilen .BAT dosyası yardımıyla yapılabilir (TANYERİ,1996).

```
Ercan% 1.asm  
MASM %1 ;  
LINK %1 ;  
EXE2BIN %1 %1.COM ;
```


Yukarda anlatılanları bir örnek üzerinde görmek için eğitim setinin üzerindeki 74F374 elemanın çıkışına bağlı yedi adet LED'in kontrolüne ait bir program göz önüne alınacaktır. Şekil 3.1'de görülen program LED.ASM olarak kaydedilir.



```
assume cs:code, ds:code  
start:  
    mov al,11111111B  
    MOV DL,01100000B  
    out dx,al  
    call delay  
    mov al,11111110B  
    MOV DL,01100000B  
    out dx,al  
    call delay  
    mov al,11111101B  
    MOV DL,01100000B  
    out dx,al  
    call delay  
    mov al,11111011B  
    MOV DL,01100000B  
    out dx,al  
    call delay  
    mov al,11110111B  
    MOV DL,01100000B  
    out dx,al  
    call delay  
    mov al,11101111B  
    MOV DL,01100000B  
    out dx,al  
    call delay
```

Şekil 3.1 LED.ASM Uzantılı Word Pad Dosyası

Şekil 3.2’de görüldüğü gibi MASM kullanılarak LED.OBJ dosyası elde edilir.




```
MS-DOS Komut İstemi
Auto
Microsoft(R) Windows 98
(C)Telif Hakkı Microsoft Corp 1981-1999.
C:\WINDOWS>CD..
C:\>CD BELGELERIM
C:\Belgelerim>CD ERCAN
C:\Belgelerim\ercan>MASM
Microsoft (R) Macro Assembler Version 5.00
Copyright (C) Microsoft Corp 1981-1985, 1987. All rights reserved.
Source filename [.ASM]: LED.ASM
Object filename [LED.OBJ]:
Source listing [NUL.LST]:
Cross-reference [NUL.CRF]:

51644 + 406372 Bytes symbol space free
0 Warning Errors
0 Severe Errors
C:\Belgelerim\ercan>
```


Şekil 3.2 MASM ile Dönüşüm

Daha sonra Şekil 3.3’de görüldüğü gibi sırasıyla LINK, EXE2BIN ve BIN2HEX programları kullanılarak LED.EXE dosyası elde edilir. Yazılan LED.ASM uzantılı dosyanın makine kodları ve yükleme işleminde kullanılan bazı bilgileri içeren LED.HEX dosyasının içeriği Şekil 3.4’de gösterilmiştir (TANYERİ, 1996).



```
MS-DOS Komut İstemi
Auto
0 Severe Errors
C:\Belgelerim\ercan>LINK LED.OBJ
Microsoft (R) Overlay Linker Version 3.60
Copyright (C) Microsoft Corp 1983-1987. All rights reserved.
Run File [LED.EXE]:
List File [NUL.MAP]:
Libraries [.LIB]:
LINK : warning L4021: no stack segment
C:\Belgelerim\ercan>exe2bin.exe led.exe led.bin
C:\Belgelerim\ercan>bin2hex.exe
=====
Converter from BIN to INTEL HEX file V 1.0 made by Sigma Intelligence
This program is the Public ware. Anyone can use this. HAK LIM Micro Instrument
=====
Input BIN file name : led.bin
Input start address :
Start address is $0000
C:\Belgelerim\ercan>
```

Şekil 3.3 İntelhex Formatına Dosya Dönüşümü




Şekil 3.4 Intelhex Formatındaki Dosya

3.2 Monitör Programı Kullanımı


Monitör programıyla; hafızaya bir programın yüklenmesi, yüklenmiş programın veya hafızanın bir bölgesinin hex formatında gösterilmesi, hafızanın içeriğinin değiştirilmesi, mikroişlemci saklayıcılarının ve bayrakların içeriklerinin gösterilmesi, saklayıcılara doğrudan bilgi girilebilmesi, yüklenmiş programların çalıştırılması, yüklenmiş programın belirli bir yerine durma noktası (break point) konularak, bu noktaya gelince programın durdurulması gibi bir çok işlem yapılabilir (ANTONAKOS, 1999).

Monitör programıyla işlem yapılabilmesi için bilgisayar ile eğitim seti arasında RS232 bağlantısı yapılmalıdır. Daha sonra bilgisayardaki hyper terminal program bağlantı ayarları yapıp hyper terminal programının setin bağlı olduğu seri porta bağlanması sağlanmalıdır.



Şekil 3.5 Bağlantı Görüntüsü


>H (help) yazılıp ENTER tuşuna basılırsa kullanıcının karşısına Şekil 3.6'da görülen yardım (help) ekran görüntüsü gelir. Burada kullanıcı monitör programı yardımıyla yapabileceği işlemlere ait komut bilgilerini öğrenebilir.




Şekil 3.6 Monitör Programı Çalışma Menüsü

Daha önce oluşturulan LED.HEX formatında ki uygulama programı RAM'e yüklenmek istenirse;

> **L** yazılıp ENTER tuşuna basılır. Hyper Terminal programı araç çubuklarındaki Aktarım menüsüne girilir ve burada Metin Dosyası Gönder seçilir. Metin Dosyası Gönder alt menüsü açılır ve yüklenecek program burada bulunur ve yüklenir. Bununla ilgili ayrıntılı bilgi Şekil 3.7 ve Şekil 3.8'de görüldüğü gibidir. Uygulama programı RAM'in 0400h adresinden itibaren yüklenir. Bunu yapmak için LED.HEX dosyasının yüklenip yüklenmediği RAM'in içeriğine bakılarak görülebilir.




Şekil 3.7 Metin Dosyası Yüklenmesi



Şekil 3.8 Programın Yükle İşleminin Tamamlanması


> **D 0400h 0500h** yazılıp entere basılır. 0400h ile 0500h adresleri arasındaki bilgi Şekil 3.9’da olduğu gibidir. LED.HEX dosyasındaki format verileri hariç diğer bilgilerin RAM’dekiyle aynı olduğu görülür. INTEL.HEX formatında; ilk iki byte yüklenecek veri uzunluğunu, sonraki dört byte yükleme adresini, sonraki iki byte kayıt tipini ve son iki byte ise kontrol (sum check) byte’ını gösterir. RAM’de görmemiz gereken veriler dokuzuncu byte’tan itibaren başlar (ANTONAKOS, 1998).



Şekil 3.9 Ram Bellek İçeriği

> **G 0400h** yazılıp entere basılırsa, program 0400h'den itibaren mikroişlemci tarafından okunarak sırasıyla yerine getirilir (run edilir). Eğitim seti üzerindeki ledlerin sırasıyla yaklaşık 1 saniye yandığı görülür. Program bir döngü içerisinde çalıştığı için eğitim seti üzerindeki reset tuşuna basılıncaya kadar çalışır. Reset tuşuna basıldığında işlem durur. RAM'deki bilgiler silinmediği için

> **G 0400h** yazılıp ENTER tuşuna basılırsa program tekrar çalışır ve ledlerin sırasıyla yandığı görülür. Ayrıntılar Şekil 3.10'da görüldüğü gibidir.




Şekil 3.10 Ram'e Yüklü Programın Çalıştırılması

4. ÖRNEK PROGRAM UYGULAMALARI

4.1 74LS374 Entegresi İle LED Kontrolü

Şekil 4.1’de görüldüğü gibi 74LS374’ün adresi 60h’dır. 74LS374 entegresinin girişlerine data verilir. Aynı anda 60h adresi seçilirse girişteki data bilgisi çıkışta görülür. Bu bilgiye göre ledlerin yanması sağlanır.




Şekil 4.1 LED Kontrol

CODE ENDS

4.2 Röle Kontrolü

Şekil 4.2’de röle ve 8255 PIA bağlantısı görülmektedir. 8255’den gelen iki bitlik veri bilgisine göre BC 237 transistörü iletime geçer. Transistör röle bobinine enerji vererek normalde açık (NO) kontakların kapanmasına, normalde kapalı (NC) kontakların açılmasını sağlar.

Devredeki 1N4148 diyodunun görevi ise, transistör rölenin enerjisini kestiğinde röle bobini üzerinde kalan akımı kendi üzerinde kısa devre ederek yok eder. Rölenin iletime geçmesiyle yanmakta olan LED söner. Rölenin iletimi kesildiğinde LED tekrar yanmaya başlar.



Şekil 4.2 Röle Kontrol Devresi

4.2.1 Röle Kontrolünün Assembler Programı

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:

MOV BL, 33H ;İlk Port-A çıkış bilgisi

TEKRAR: MOV AL,BL

MOV DX, 00H

OUT DX, AL ;Bilgi röleye gönderilir.

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

ROR BL, 1 ;Port-A çıkış bilgisi bir bit sağa kaydırılır.

JMP TEKRAR

DELAY:MOV CX, 0000111111111111B ;0FFFH=4095 Desimal

LOOP \$;4095X15.08US=61.75 ms

RET

CODE ENDS

END START

Bu program 300 mili saniye boyunca, uygulama kartı üzerindeki bulunan birinci röle kontaklarının açık olanlarını kapatmakta ve kapalı olanlarını açmaktadır.

Daha sonra 300 mili saniye boyunca ikinci röle kontaklarını açık olanlarını kapatmakta ve kapalı olanlarını açmaktadır. Eğitim setinin reset tuşuna basılıncaya kadar bu işlem sürekli tekrarlanıyor.

4.3 8254 İle Saat Frekans Üreticisi İle PWM Motor Hız Kontrolü


PWM motor hız kontrolü oldukça yaygın olarak kullanılan bir teknik olup, motorların daha verimli kullanabilmesini sağlamaktadır.

PWM DC motorun torkunu ve hızını kontrol etmek için tamamıyla farklı bir yaklaşım kullanır. Güç motora sabit genlikli ama darbe genişliği değişik kare dalga ile iletilir. Duty-Cycle bir periyotta darbenin yüksek gerilime sahip olduğu zamanın yüzdesidir. En düşük hız için, güç zamanın sadece çeyreğinde uygulanır. Darbelerin frekansı, motorun düzgün çalışmasını sağlayacak kadar yüksek olmalıdır. Pratik olarak bunu gerçekleştirmek için, güç motora regüle edilerek verilir.

PWM analog sürmeye göre iki farklı avantaj sağlar. Birincisi doğrudan bilgisayarla tek bir bit kullanılarak sürme işleminin gerçekleştirilmesini sağlar. Böylece DAC ihtiyacı ortadan kalkar. İkincisi C sınıfı kuvvetlendiricilerle sürücü kuvvetlendiricisinin etkin bir biçimde gerçekleştirilmesidir. C sınıfı sürücülerin kullanılma nedeni ise, bu sürücülerde güç harcaması minimize edilmiştir.

İdeal PWM'de frekans sabit tutulur ve sadece uygulanan darbenin süresi değiştirilir (Duty-Cycle).

Bu sistem set üzerindeki uygulama devresinde, A3955SB entegresi kullanılarak gerçekleştirilmiştir. Bu entegrenin phase ve enable girişlerine Dijital TTL'le uygun sinyaller uygulanmalıdır. Bu entegre PWM (Pulse Width Modulation) ile DC motorların tork ve hız kontrolünü sağlar. Bu sistem ile motor üzerindeki akım kontrol edilir. A3955SB entegresi PWM sürme işlemi için kullanılır. 8254 Timer çıkışındaki sinyal A3955SB entegresinin enable ucuna uygulanır. OutA ve OutB çıkışları motoru kontrol eder.



Şekil 4.3 PWM Motor Kontrol Devresi

Counter0= A0H

Counter1= A1H

Counter2= A2H

Kontrol Saklayıcısı=A3H

Clk girişi; 8284A'nın PCLK çıkışı= 2.4576 MHz

$$\text{Çıkış Frekansı} = \frac{2.4576 \text{ MHz}}{\text{BÖLEN(desimal)}}$$

Burada bölen=FFFFH=65535 ise Çıkış Frekansı=2.4576MHz/65535=37.5Hz,

Burada bölen=FFH =255 ise Çıkış Frekansı=2.4576MHz/255=9.63764 KHz olur.

4.3.1 PWM Motor Kontrolünün Assembler Programı

.MODEL SMALL

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:MOV AL, 10110110B;8254 Counter2,Mode3,ikili şekilde programlanır.

MOV DX, 10100011B

OUT DX, AL

MOV AX, 11111111B ;Giriş saat bölenini yükle

MOV DX, 10100010B

OUT DX, AL ;Düşük değerli byte yükle.

MOV AL, AH ;Yüksek değerli byte yükle.

OUT DX, AL

CALL DELAY

MOV AL, 10110110B

MOV DX, 10100011B

OUT DX, AL

MOV AX, 11111110B

MOV DX, 10100010B

OUT DX, AL

MOV AL, AH

OUT DX, AL

CALL DELAY

MOV AL, 10110110B

MOV DX, 10100011B

OUT DX, AL

MOV AX, 11111100B

```
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 11110000B
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 11000000B
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 00001111B
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
```

```

MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 00000000B
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
JMP START
DELAY:MOV CX, 1111111111111111B
LOOP $
RET

```

```

CODE      ENDS
END START

```


Bu program 8254 Counter 2 çıkış frekansı ayarlar. Belirli zaman aralığı için 8254 böleni değiştirilerek çıkışta değişik frekanslarda sinyaller elde edilmektedir. Elde edilen bu sinyaller A3955 PWM entegresine gönderilmektedir.

A3955 PWM entegresinin çıkışında bulunan DC motor bu sinyallerin frekanslarına bağlı olarak değişik hızlarda döndürülmektedir.

4.3.2 8254 İle Ses Üretimi

Müzik notalarının temel frekansları DO için 261.6 Hz, RE için 293.7 Hz , Mİ için 329.6 Hz, FA için 349.2 Hz, SOL için 392 Hz, LA için 440 Hz ve Sİ için 493.2'dir. 8254'ün clk giriş frekansı 2.4576 MHz'dir. 2.4576 MHZ frekansı uygun sayılara

bölünerek nota frekansları elde edilebilmektedir. Şekil 4.4'deki gibi sistem bağlanarak program çalıştırıldığında hoparlörde nota sesleri duyulmaktadır.



Şekil 4.4 8254 İle Ses Üretim Devresi

4.3.3 8254 İle Ses Üretimi Assembler Programı

.MODEL SMALL

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:MOV AL, 10110110B;8254 Counter2,Mode3,ikili şekilde programlanır.

MOV DX, 10100011B

OUT DX, AL

MOV AX, 18788 ;DO için bölen.

MOV DX, 10100010B

OUT DX, AL

MOV AL, AH

OUT DX, AL

CALL DELAY

MOV AX, 10

MOV DX, 10100010B

OUT DX, AL

MOV AL, AH


```
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 16736 ;RE için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 14912 ;Mİ için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
```

```
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 14076 ;FA için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 12540 ; SOL için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
```

```
OUT DX, AL
MOV AX, 11172 ; LA için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AL, 10110110B
MOV DX, 10100011B
OUT DX, AL
MOV AX, 9964 ; Sİ için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
MOV AX, 9408 ; İnce DO için bölen.
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
```


```

OUT DX, AL
CALL DELAY
MOV AX, 10
MOV DX, 10100010B
OUT DX, AL
MOV AL, AH
OUT DX, AL
CALL DELAY
JMP START
DELAY:MOV CX, 1111111111111111B
LOOP $
RET
CODE      ENDS
END START

```

Bu program 8254 Counter 2 çıkış frekansı ayarlar. 8254'ün clk giriş frekansı 2.4576 MHz'dir. 2.4576 MHZ frekansı uygun sayılara bölünerek nota frekansları elde edilebilmektedir. Bu sesler yükselteç vasıtasıyla dinlenmektedir.

4.3.4 8254 İle BUZZER'ın Kontrolü



Şekil 4.5 BUZZER Kontrol Devresi

.MODEL SMALL

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:

MOV AL, 00110110B;8254 Counter0,Mode3,ikili şekilde programlanır.

MOV DX, 10100011B

OUT DX, AL

MOV AX, 983 ;2.4576MHz/2.5 KHz=983 Bölen.

MOV DX, 10100000B

OUT DX, AL

MOV AL, AH

OUT DX, AL

CALL DELAY

CALL DELAY

MOV AX, 10

MOV DX, 10100000B

OUT DX, AL

MOV AL, AH

OUT DX, AL

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

JMP START

DELAY:MOV CX,1111111111111111B

LOOP \$


RET

CODE ENDS

END START

Bu program 8254 Counter 0 çıkış frekansını ayarlar. 8254'den elde edilen uygun frekanslı kare dalga sinyal ile BUZZER'dan ses elde edilebilir. BUZZER'ın rezonans frekansı referans [7]'de görüldüğü gibi 2 ile 4 KHz arasında değişmektedir. 2.4576 MHZ frekansı 983 sayısına bölünerek, elde edilen 2.5 KHz'lik kare dalga sinyal ile BUZZER'ın ötmesi sağlanmaktadır.

4.4 Analog Sayısal Çevirici (ADC) Uygulaması



Şekil 4.6 ADC Uygulama Devresi

ADC0804 negatif-pozitif (double pole) gerilim modunda çalışmaktadır.

8255-1	8255-2
PA=00H	PA=20H
PB=01H	PB=21H
PC=02H	PC=22H
CONTROL=03H	CONTROL=23H

4.4.1 ADC Dönüştürücü Assembler Programı

```
.MODEL    SMALL
CODE SEGMENT
    ASSUME CS:CODE, DS:CODE
START:
    MOV AL,    81H
    MOV DX,    23H
    OUT DX,    AL
    MOV DX,    22H
    MOV AL,11101111B
    OUT DX,    AL
K1:   IN AL,    DX
    AND AL,    00001111B
    CMP AL,00001110B
    JNE  K1
    MOV AL,    90H
    MOV DL,    23H
    OUT DL,    AL
    MOV AL,    81H
    MOV DL,    03H
    OUT DL,    AL
    MOV DX,    02H
```

```
B1:  IN    AL,DX
      AND  AL,  01H
      CMP  AL,  01
      JNE  B1
      MOV  CX,  0
      LOOP $
      MOV  AL,  00100000B
      MOV  DL,  02H
      OUT  DL,  AL
      MOV  DL,  20H
      IN   AL,  DL
      NOT  AL
      SHL  AL,  1
      OR  AL,  01H
      MOV  DL,  60H
      OUT  DL,  AL
      MOV  CX,  0
      LOOP $
      MOV  AL,  00010000B
      MOV  DL,  02H
      OUT  DL,  AL
      MOV  AL,  00110000B
      MOV  DL,  02H
      OUT  DL,  AL
      JMP  START
```

```
CODE      ENDS
          END  START
```


Bu program, öncelikle tuş takımındaki ilk tuşa basılıp basılmadığını kontrol eder. Eğer bu tuşa basılırsa, LM35 sıcaklık sensör sinyali ADC0804 tarafından örneklenir. Örneklenmiş sinyal, 74LS374 entegresi ile kontrol edilen LED çıkışlarına verilir. LED'ler sıcaklık karşılığını, ikilik düzende desimal olarak göstermektedir. Her tuşa basıldığında bu işlem tekrarlanmaktadır.

4.5 Adım Motor Kontrol Uygulaması

Bu uygulamada kullanılan adım motor Şekil 4.7'de görüldüğü gibi altı girişe sahiptir. Bunlardan 4 tanesi stator sargıları diğer 2 tanesi merkezi ortak uçlardır. Stator sargılarına uygulanan kontrol darbeleri, motor milinin belli açılardaki adımlarla dönmesine neden olur. Adım açısı, tek bir adımda alınan en küçük açıdır. Motorun iç yapısına göre, her bir adımda değişik açılarda döner. Adımların sayısı 360°'lik bir tam dönmedeki adımlar toplamıdır. Örneğin adım açısı 0.72° için 500 adım, 1.8° için 200 adım, 5° için 72 adım, 15° için 24 adım gerekir. Aşağıda kullanılan adım motor kontrol devresinde, sistem transistörlerle sürülmüştür. Bizim kullandığımız motorun adım açısı 7.30° olup, bir turu için yaklaşık 50 adım atması gerekmektedir.

8255-1 Kullanılarak adım motor döndürülür. Farklı sayı değerleri girilerek adım motor döndürülebilir. Burada 33h sayısı kullanılmıştır.

PA=00H

PB=01H

PC=02H

CONTROL=03H

Adım açısı = 7.30 derece, $360/7.30=49.315$ adımda bir tur atar.

4.5.1 Adım Motor İçin Assembler Programı

```
CODE      SEGMENT
      ASSUME CS:CODE,  DS:CODE

START:                                ;  ABCD
      MOV  BL,  33H                  ;  00110011
TEKRAR: MOV  AL,BL
      MOV  DX,  00H
      OUT  DX,  AL
      NOP
      NOP
      NOP
      CALL DELAY
      ROR  BL,  1                    ;Bir bit sağa kaydırılır.
      JMP  TEKRAR
DELAY:MOV  CX,  0000111111111111B ;0FFFH=4095 Desimal
      LOOP $                        ; 4095X15.08US=61.75 ms
      RET                          ;49.315*61.75 ms =3.045 s’de bir

CODE      ENDS                      ;tur döner.
      END  START
```


Bu program adım motora ABCD bilgilerini 61.75 ms aralıklarla değiştirerek, gönderir. Adım motor 61.75 ms aralıklarla bir adım atarak, bir turu 3.045 saniyede tamamlamaktadır.

4.6 Sayısal Analog Dönüştürücü Uygulaması

DAC0808 8-bit sayısal-analog çeviricidir. Çevirici çıkışında 256 farklı voltaj seviyesi sağlar. DAC tüm devresi orta hızlı bir çevirici olup bir sayısal girişi bir analog çıkışa yaklaşık 100 μ s içinde çevirir.

DAC0808 8-bit bir sayısal girişi lout1 ve lout2 olarak belirtilen, genelde 741 gibi bir dış OPAMP (Operational Amplifier) devresine bağlanan iki tane analog çıkışa çevirir. DAC0808 'in çıkış adım voltajı $-V_{ref}$ (referance) voltajının 255'e bölümü olarak tanımlanır. Örneğin, eğer referans voltajı -5V ise çıkış adım voltajı +0.0196V 'tur. Çıkış adım voltajı referans voltajı ile ters işarete sahiptir. Adım voltajı bir çeviricinin çözünürlüğü (resolution) olarak da adlandırılır.

Şekil 4.8'de görüldüğü gibi 8255-2'nin Port B çıkışına bağlı olan DAC kullanılarak, değişik sayısal girişler için elde edilen çıkışlara bağlı olarak motor kontrolü yapılmaktadır. DAC0808 negatif-pozitif (double pole) gerilim modunda çalışmaktadır.



Şekil 4.8 DAC0808 Uygulama Devresi

4.6.1 DAC0808 İle Motor Hız Kontrolü Assembler Programı

.MODEL SMALL

```
CODE      SEGMENT
    ASSUME CS:CODE, DS:CODE
        MOV SP, 2000H
START:MOV AL, 80H          ;8255-2 PA,PB VE PC OUT
        MOV DX, 23H
        OUT DX, AL
        MOV AX, 00000000B ; Motor en düşük hızda dönderilir.
        MOV DX, 21H
        OUT DX, AL
        CALL DELAY
        MOV AX, 11111111B ; Motor en yüksek hızda dönderilir.
        MOV DX ,21H
        OUT DX, AL
        CALL DELAY
        JMP START
DELAY:MOV CX, 1111111111111111B ; FFFFH=65535 Decimal
        LOOP $              ; 65535X15.085US=988.59 MS ≈1 S
        RET
CODE      ENDS
        END START
```

Bu program DAC0808'e 00h ve FFh bilgilerini 1 saniye aralıklarla göndermektedir. DAC0808 bu sayısal bilgileri alarak analog sinyale dönüştürmektedir. Elde edilen bu analog sinyaller BC237 transistörünün basene uygulanarak, transistörün emiter ucuna bağlı olan DC motorun iki farklı hızda dönmesini sağlamaktadır.

4.6.2 ADC0804 İle Örneklenen Sinyalin DAC0808 Çıkışında Elde Edilmesi Assembler Programı

.MODEL SMALL

CODE SEGMENT

ASSUME CS: CODE, DS:CODE

START:MOV AL, 90H

MOV DL, 23H

OUT DL, AL

MOV AL, 81H

MOV DL, 03H

OUT DL, AL

MOV DX, 02H

B1: IN AL, DX

AND AL, 01H

CMP AL, 01

JNE B1

MOV AL, 00100000B

MOV DL, 02H

OUT DL, AL

MOV DL, 20H

IN AL, DL

MOV DX, 21H

OUT DX, AX

MOV AL, 00010000B

MOV DL, 02H

OUT DL, AL

MOV AL, 00110000B

MOV DL, 02H

OUT DL, AL

```

JMP B1

CODE ENDS


END START

```

Bu program ile ADC0804 girişinde alınan sinüs sinyali örneklenerek DAC0808 gönderilmektedir. DAC0808 çıkışına osiloskopta bakıldığında sinüs sinyali görülmektedir.

4.6.3 ADC0804 İle Örneklenen Ses Sinyalinin DAC0808 Çıkışında Elde Edilmesi

Assembler Programı



Şekil 4.9 Ses Uygulama Devresi

```


.MODEL SMALL
CODE SEGMENT
    ASSUME CS:CODE, DS:CODE
START:MOV AL, 90H
        MOV DL, 23H
        OUT DL, AL
        MOV AL, 81H
        MOV DL, 03H
        OUT DL, AL
        MOV DX, 02H
B1:    IN  AL, DX
        AND AL, 01H
        CMP AL, 01
        JNE B1
        MOV CX, 15H
        LOOP $
        MOV AL, 00100000B
        MOV DL, 02H
        OUT DL, AL
        MOV DL, 20H
        IN AL, DX
        MOV DX, 21H
        OUT DX, AX
        MOV AL, 00010000B
        MOV DL, 02H
        OUT DL, AL
        MOV AL, 00110000B
        MOV DL, 02H
        OUT DL, AL
        JMP B1
CODE ENDS
END START

```


Bu program ile ADC0804 girişinde alınan ses sinyali örneklenerek DAC0808 gönderilmektedir. DAC0808 çıkışına anfi de yükseltilerek dinlenebilmektedir.

4.7 LCD Ekran Uygulaması

Bu devrede Şekil 4.10'da görüldüğü gibi 2X16 karakter LCD ekran paralel olarak bağlanmıştır. LCD'nin okunması düşünülmediğinden veri yolu tek yönlüdür. Bu nedenle LCD'deki R/W ucu topraklanmıştır. LCD'ye bağlı bir 10 Kohm'luk potansiyometre ile LCD'nin ekran aydınlığı ayarlanabilmektedir (MAZİDİ,2003).



Şekil 4.10 LCD Ekran Uygulama Devresi

4.7.1 LCD Ekran Yazı Uygulaması Assembler Programı

LCD assembler programı referans [5]'den alınarak sisteme uyarlanmıştır.

PA=00H

PB=01H

PC=02H

CONTROL=03H

.MODEL SMALL

PORTB EQU 01H

PORTC EQU 02H

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:MOV AL, 80H ;8255-1 PA,PB,PC Çıkış olarak programlanır.

MOV DX, 03

OUT DX, AL

MOV SP, 2000H

**MOV AL, 38H ;LCD ekranda her bir elemanın yazılması için 7x4
matris tanımlanır.**

CALL COMNDWRT

MOV AL, 0EH ;LCD'ye hazır ol bilgisi gönderilir.

CALL COMNDWRT

MOV AL, 01H ;LCD ekran temizlenir.

CALL COMNDWRT

MOV AL, 06H ;Bir sonraki karakter için kursör sağa kaydırılır.

CALL COMNDWRT

MOV AL, 'E'

CALL DATWRT

CALL DELAY

MOV AL, 'E'

CALL DATWRT

CALL DELAY

MOV AL, 'R'

CALL DATWRT

CALL DELAY

MOV AL, 'C'

CALL DATWRT

CALL DELAY

```
MOV AL,  'A'
CALL DATWRT
CALL DELAY
MOV AL,  'N'
CALL DATWRT
CALL DELAY
MOV AL,  '-'
CALL DATWRT
CALL DELAY
MOV AL,  'K'
CALL DATWRT
CALL DELAY
MOV AL,  'O'
CALL DATWRT
CALL DELAY
MOV AL,  'S'
CALL DATWRT
CALL DELAY
MOV AL,  'E'
CALL DATWRT
CALL DELAY
```

DELAY PROC

```
PUSH CX
MOV CX  ,0000111111111111B
LOOP $
POP  CX
RET
```

DELAY ENDP

DATWRT PROC

```
PUSH DX
MOV DX,  PORTB
OUT DX,  AL
```

```

        MOV AL, 00001100B
        MOV DX, PORTC
        OUT DX, AL
        NOP
        NOP
        MOV AL, 00000100B
        OUT DX, AL
        POP DX
        RET
DATWRT ENDP
COMND WRT PROC
        PUSH DX
        MOV DX, PORTB
        OUT DX, AL
        MOV DX, PORTC
        MOV AL, 00001000B
        OUT DX, AL
        NOP
        NOP
        MOV AL, 00000000B
        OUT DX, AL
        POP DX
        RET
COMNDWRT ENDP


CODE ENDS
END START

```

Bu program öncelikle 8255'i programlar. LCD ekranda elemanların yazılması için 7x4 matris oluşturur. Karakterler sırasıyla gönderilerek ekranda yazı yazdırılır. Her bir karakterden sonra kursör sağa kaydırılır.

4.8 Motor Yön Kontrol Uygulaması

Şekil 4.11’de görüldüğü gibi 8255 PIA entegresinin A potunun A0 ve A1 bitleri kullanılarak motor yön kontrolü yapılmıştır. Bu iki bit 00 ve 11 iken motor durmakta, 01 iken sağa, 10 iken motor sola dönmektedir (GÜMÜŞKAYA, 2002).



Şekil 4.11 Motor Yön Kontrol Devresi

4.8.1 Motor Yön Kontrol Uygulaması Assembler Programı

PA=00H

PB=01H

PC=02H

CONTROL=03H

CODE SEGMENT

ASSUME CS:CODE, DS:CODE

START:

MOV AL, 00000001B ; Motor sağa döndürülür.

MOV DX, 00000000B

OUT DX, AL

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

MOV AL, 00000000B ; Motor durdurulur.

MOV DX, 00000000B

OUT DX, AL

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

MOV AL, 00000010B ; Motor sola döndürülür.

MOV DX, 00000000B

OUT DX, AL

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

CALL DELAY

Birinci satırdaki 2 tuşunun tanınması için, PC7-PC4 çıkışlarından 1110 bilgisi gönderilir. Eğer tuş takımıındaki 2 numaralı tuşa basılmışsa, PC2-PC0 girişlerinden okunan değer 1101 olacaktır. Yazılan programdaki LED'ler basılan tuşun sayısını 8-bit ikilik sayı olarak göstermektedir. Mesela, kullanıcı C tuşuna bastığında, D7.....D0 ledleri 11000000 (1:yanıyor, 0: sönük) sayısını göstermektedir. LED'ler basılan tuşun hegzadesimal değerine göre yanmaktadır.



4.9.1 Tuş Tanıma Assembler Programı

Tuş takımı assembler programı referans [5]'den alınarak sisteme uyarlanmıştır.

.MODEL SMALL

CODE SEGMENT PARA 'CODE'

ASSUME CS: CODE, DS:CODE

MOV SP, 2000H

MOV AL, 81H ;8255-2 programlanır.

MOV DX, 23H

OUT DX, AL

BAS:

MOV DX, 22H

MOV AL, 11101111B ; 1. Satıra sıfır bilgisi gönderilir.

OUT DX, AL

IN AL, DX

AND AL, 00001111B

CMP AL, 00001110B ;1.Sütun mu?

JE K1

CMP AL, 00001101B ;2.Sütun mu?

JE K2

CMP AL, 00001011B ;3.Sütun mu?

JE K3

MOV DX, 22H

MOV AL, 11011111B ; 2. Satıra sıfır bilgisi gönderilir.

OUT DX, AL

IN AL, DX

AND AL, 00001111B

CMP AL, 00001110B ;1.Sütun mu?

JE K4

CMP AL, 00001101B ;2.Sütun mu?

JE K5

```

    CMP AL, 00001011B ;3.Sütun mu?
    JE K6
    CALL ALT
    JMP BAS
K1: MOV AL, 11111111B
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    MOV AL, 1111110B ;1.Tuşa basılmış birinci LED'i yak.
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    JMP BAS
K2: MOV AL, 11111111B
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    MOV AL, 11111101B ;2.Tuşa basılmış ikinci LED'i yak.
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    JMP BAS
K3: MOV AL, 11111111B
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    MOV AL, 11111100B ;3.Tuşa basılmış birinci ve ikinci LED'i yak.
    MOV DL, 01100000B
    OUT DX, AL
    CALL DELAY
    JMP BAS
K4: MOV AL, 11111111B

```

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

MOV AL, 11111011B ;4.Tuşa basılmış üçüncü LED'i yak.

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

JMP BAS

K5: MOV AL, 11111111B

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

MOV AL, 11111010B ;5.Tuşa basılmış birinci ve üçüncü LED'i yak.

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

JMP BAS

K6: MOV AL, 11111111B

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

MOV AL, 11111001B ;6.Tuşa basılmış ikinci ve üçüncü LED'i yak

MOV DL, 01100000B

OUT DX, AL

CALL DELAY

JMP BAS

ALT:

MOV DX, 22H

MOV AL, 10111111B

OUT DX, AL

IN AL, DX

AND AL, 00001111B

CMP AL, 00001110B
JE K7
CMP AL, 00001101B
JE K8
CMP AL, 00001011B
JE K9
MOV DX, 22H
MOV AL, 01111111B
OUT DX, AL
IN AL, DX
AND AL, 00001111B
CMP AL, 00001110B
JE KA
CMP AL, 00001101B
JE KB
CMP AL, 00001011B
JE KC
RET

K7: MOV AL, 11111111B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
MOV AL, 11111000B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
RET

K8: MOV AL, 11111111B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
MOV AL, 11110111B

```

MOV DL, 01100000B
OUT DX, AL
CALL DELAY
RET
K9: MOV AL, 1111111B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
MOV AL, 11110110B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
RET
KA: MOV AL, 1111111B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
MOV AL, 11110101B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
RET
KB: MOV AL, 1111111B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
MOV AL, 11110100B
MOV DL, 01100000B
OUT DX, AL
CALL DELAY
RET

```

```
KC:  MOV AL,  11111111B
      MOV DL,  01100000B
      OUT DX,  AL
      CALL DELAY
      MOV AL,  11110011B
      MOV DL,  01100000B
      OUT DX,  AL
      CALL DELAY
      RET
```

```
DELAY:MOV CX, 1111111111111111B;
      LOOP $
      RET
```

```
CODE      ENDS
      END
```

Bu programda öncelikle 8255-2 PC7-PC4 çıkışa ve PC3-PC0 girişe programlanmaktadır. PC portuna 11101111b (1. Satıra sıfır bilgisi gönderilir) ve PC portu okunur ve 0Fh ile AND işlemine tabi tutulmaktadır. Okunan ve AND'lenen değer sırasıyla 00001110b, 00001101B, 00001011b VE 00000111B değerleriyle karşılaştırılarak sütun taraması yapılır. Her hangi birine basıldıysa bununla ilgili alt programa atlanır ve burada sayının karşılığı olan LED'ler yakılmaktadır. Bu işlemler bütün satırlar için tekrarlanmaktadır.

SONUÇ VE ÖNERİLER

Gerçekleştirilen genel amaçlı 8086/8088 16-bitlik mikroişlemci eğitim seti ile; sinyallerin sayısalardan analoğa ve analogdan sayısala çevrilebilmesi, LCD'ye yazı yazdırma, sıcaklık ölçümü, d.c motor hız kontrolü, d.c motor yön kontrolü, sayısal d.c motor hız kontrolü, adım motor kontrolü, röle kontrolü ve 16 adet tuştan oluşan tuş takımı kontrol uygulamaları yapılabilir.

Eğitim seti, mühendislik ve teknik eğitim fakültelerinin, meslek yüksek okullarının mikroişlemciler derslerinde ve Milli Eğitim Bakanlığı'nın hizmet içi eğitim kurslarında kullanılabilir.

Kullanılan monitör programıyla ilgili ayrıntılı bilgi J.A. ANTONAKOS'un referans [1]'de verilen kitabı incelenerek elde edilebilir.

Genel amaçlı eğitim seti minimize edilerek robot kontrolü, rüzgar hızı, basınç ve ağırlık ölçümleri gibi yeni uygulamalar gerçekleştirilebilir.

Seri haberleşmede kullanılan ve bilgisayarda bulunan Hyper Terminal Programı yerine visual dillerle yazılmış bir ara yüz programı gerçekleştirilerek, eğitim setinin daha kolay ve kullanışlı hale getirilmesi sağlanabilir.

KAYNAKLAR DİZİNİ

- 1.** Antonakos, J.A., 1999, An Introduction to the Intel Family of Microprocessors
A Hands-on Approach Utilizing the 80x86 Microprocessor Family
Third Edition, Prentice-Hall, 505-542 p.
- 2.** Avtar, S. and Triebel, W.A., 2003, The 8088 and 8086 Microprocessors,
Prentice-Hall, 342, 365, 369,387,455, 479, 517-520,573-580 p.
- 3.** Barry, B.B., 1993, The Intel Microprocessors: 8086/8088, 80186, 80286, 80386,
80486 - Architecture, Programming and Interfacing, Macmillan USA, 401-407 p.
- 4.** Gümüşkaya, H., 2002, Herkes İçin Mikroişlemciler ve Bilgisayarlar (Intel Ailesi ve
IBM PC) , Alfa, 307-335 s.
- 5.** Mazidi, M.A. and Mazidi, J.C.G.,2003, The 80X86 IBM PC and Compatible
Computers (VOLUMES I & II) , Assembly Language Desingn, and Interfacing,
Prentice-Hall, 353-366, 389-394, 420-430, 541-550 p.
- 6.** Tanyeri, F.M.,1996, Assembly Programlama Sanatı , Alfa, 57-65, 103-117 s.
- 7.** <http://www.hemar.ch/Tech.Daten/Echo/Piezo%20Buzzers/b35.pdf>

EKLER

Ek.1 Ana Kart Devre Şeması

Ek.2 Uygulama Kartı Devre Şeması

Ek.3 LM35 Bilgi Sayfası

Ek.4 ADC0804 Bilgi Sayfası

Ek.5 DAC0808 Bilgi Sayfası


Ek.6 8255 Bilgi Sayfası

Ek.7 8251 Bilgi Sayfası


Ek.8 8254 Bilgi Sayfası

Ek.9 8259 Bilgi Sayfası

Ek.1 Ana Kart Devre Şeması



Ek.2 Uygulama Kartı Devre Şeması



Ek.3 LM35 Bilgi Sayfası



November 2000

LM35 Precision Centigrade Temperature Sensors

General Description

The LM35 series are precision integrated-circuit temperature sensors, whose output voltage is linearly proportional to the Celsius (Centigrade) temperature. The LM35 thus has an advantage over linear temperature sensors calibrated in $^{\circ}$ Kelvin, as the user is not required to subtract a large constant voltage from its output to obtain convenient Centigrade scaling. The LM35 does not require any external calibration or trimming to provide typical accuracies of $\pm 1/4^{\circ}\text{C}$ at room temperature and $\pm 3/4^{\circ}\text{C}$ over a full -55° to $+150^{\circ}\text{C}$ temperature range. Low cost is assured by trimming and calibration at the wafer level. The LM35's low output impedance, linear output, and precise inherent calibration make interfacing to readout or control circuitry especially easy. It can be used with single power supplies, or with plus and minus supplies. As it draws only 60 μA from its supply, it has very low self-heating, less than 0.1°C in still air. The LM35 is rated to operate over a -55° to $+150^{\circ}\text{C}$ temperature range, while the LM35C is rated for a -40° to $+110^{\circ}\text{C}$ range (-10° with improved accuracy). The LM35 series is available pack-

aged in hermetic TO-46 transistor packages, while the LM35C, LM35CA, and LM35D are also available in the plastic TO-92 transistor package. The LM35D is also available in an 8-lead surface mount small outline package and a plastic TO-220 package.

Features

- Calibrated directly in $^{\circ}$ Celsius (Centigrade)
- Linear $+10.0\text{ mV}/^{\circ}\text{C}$ scale factor
- 0.5°C accuracy guaranteeable (at $+25^{\circ}\text{C}$)
- Rated for full -55° to $+150^{\circ}\text{C}$ range
- Suitable for remote applications
- Low cost due to wafer-level trimming
- Operates from 4 to 30 volts
- Less than 60 μA current drain
- Low self-heating, 0.08°C in still air
- Nonlinearity only $\pm 1/4^{\circ}\text{C}$ typical
- Low impedance output, $0.1\ \Omega$ for 1 mA load

Typical Applications










FIGURE 1. Basic Centigrade Temperature Sensor
($+2^{\circ}\text{C}$ to $+150^{\circ}\text{C}$)




Choose $R_1 = -V_{out}/50\ \mu\text{A}$
 $V_{out} = +1,500\text{ mV at } +150^{\circ}\text{C}$
 $= +250\text{ mV at } +25^{\circ}\text{C}$
 $= -550\text{ mV at } -55^{\circ}\text{C}$

FIGURE 2. Full-Range Centigrade Temperature Sensor



Ek.4 ADC0804 Bilgi Sayfası



December 1994

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μ P Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE® output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference


Features

- Compatible with 8080 μ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

Key Specifications


- Resolution 8 bits
- Total error $\pm 1/4$ LSB, $\pm 1/2$ LSB and ± 1 LSB
- Conversion time 100 μ s

Typical Applications



TL/H/5671-1

8080 Interface




TL/H/5671-31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)


Part Number	Full-Scale Adjusted	V _{REF/2} = 2.500 V _{DC} (No Adjustments)	V _{REF/2} = No Connection (No Adjustments)
ADC0801	$\pm 1/4$ LSB		
ADC0802		$\pm 1/2$ LSB	
ADC0803	$\pm 1/2$ LSB		
ADC0804		± 1 LSB	
ADC0805			± 1 LSB

TRI-STATE® is a registered trademark of National Semiconductor Corp.
Z-80® is a registered trademark of Zilog Corp.


TRI-STATE Test Circuits and Waveforms



Timing Diagrams (All timing is measured from the 50% voltage points)



Output Enable and Reset INTR



Note: Read strobe must occur 8 clock periods (8/T_{CLK}) after assertion of interrupt to guarantee reset of INTR.

TL/H/5671-4

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Voltage	
Logic Control Inputs	-0.3V to +18V
At Other Input and Outputs	-0.3V to ($V_{CC} + 0.3V$)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
ESD Susceptibility (Note 10)	800V

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0801/02LJ, ADC0802LJ/883	-55°C $\leq T_A \leq$ +125°C
ADC0801/02/03/04LCJ	-40°C $\leq T_A \leq$ +85°C
ADC0801/02/03/05LCN	-40°C $\leq T_A \leq$ +85°C
ADC0804LCN	0°C $\leq T_A \leq$ +70°C
ADC0802/03/04LCV	0°C $\leq T_A \leq$ +70°C
ADC0802/03/04LCWM	0°C $\leq T_A \leq$ +70°C
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/4$	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			$\pm 1/2$	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			± 1	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$ -No Connection			± 1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		k Ω k Ω
Analog Input Voltage Range	(Note 4) $V(+)$ or $V(-)$	Gnd-0.05		$V_{CC} + 0.05$	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		$\pm 1/16$	$\pm 1/8$	LSB
Power Supply Sensitivity	$V_{CC} = 5 V_{DC} \pm 10\%$ Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		$\pm 1/16$	$\pm 1/8$	LSB

AC Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$ and $T_A = 25^\circ\text{C}$ unless otherwise specified.


Symbol	Parameter	Conditions	Min	Typ	Max	Units
T_C	Conversion Time	$f_{CLK} = 640$ kHz (Note 6)	103		114	μs
T_C	Conversion Time	(Note 5, 6)	66		73	1/ f_{CLK}
f_{CLK}	Clock Frequency Clock Duty Cycle	$V_{CC} = 5V$, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR	Conversion Rate in Free-Running Mode	$\overline{INTR}$ tied to $\overline{WR}$ with $CS = 0 V_{DC}$, $f_{CLK} = 640$ kHz	8770		9708	conv/s
$t_{W(WR)L}$	Width of $\overline{WR}$ Input (Start Pulse Width)	$\overline{CS} = 0 V_{DC}$ (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of $\overline{RD}$ to Output Data Valid)	$C_L = 100$ pF		135	200	ns
t_{1H}, t_{0H}	TRI-STATE Control (Delay from Rising Edge of $\overline{RD}$ to Hi-Z State)	$C_L = 10$ pF, $R_L = 10k$ (See TRI-STATE Test Circuits)		125	200	ns
t_{WL}, t_{RI}	Delay from Falling Edge of $\overline{WR}$ or $\overline{RD}$ to Reset of $\overline{INTR}$			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF

CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]


$V_{IN}(1)$	Logical "1" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 5.25 V_{DC}$	2.0		15	V_{DC}
-------------	--	------------------------	-----	--	----	----------

Typical Applications (Continued)

6800 Interface




Ratiometric with Full-Scale Adjust




Note: before using caps at V_{IN} or $V_{REF/2}$, see section 2.3.2 Input Bypass Capacitors.

Absolute with a 2.500V Reference




*For low power, see also LM385-2.5


Absolute with a 5V Reference



Zero-Shift and Span Adjust: $2V \leq V_{IN} \leq 5V$



Span Adjust: $0V \leq V_{IN} \leq 3V$



DAC0808 8-Bit D/A Converter



General Description

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

- Relative accuracy: $\pm 0.19\%$ error maximum
- Full scale current match: ± 1 LSB typ
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μ s
- Power supply voltage range: ± 4.5 V to ± 18 V
- Low power consumption: 33 mW @ ± 5 V

The diagram shows a current source circuit. At the top, there are eight input pins labeled MSB, A1, A2, A3, A4, A5, A6, A7, and LSB. These inputs connect to a block labeled 'CURRENT SWITCHES'. The 'CURRENT SWITCHES' block has a 'RANGE CONTROL' input on the left and an output labeled I_0 on the right. Below the 'CURRENT SWITCHES' block is an 'R2R LADDER' block. To the right of the 'R2R LADDER' is a 'BIAS CIRCUIT' block, which has a 'GND' connection. The outputs of the 'R2R LADDER' and 'BIAS CIRCUIT' connect to a 'REFERENCE CURRENT AMP' block. The 'REFERENCE CURRENT AMP' block has two inputs labeled V_{REF+I} and V_{REF-I} . The output of the 'REFERENCE CURRENT AMP' connects to an 'NPN CURRENT SOURCE PAIR' block. The 'NPN CURRENT SOURCE PAIR' block has a 'VCC' connection and a 'COMPM' connection. The output of the 'NPN CURRENT SOURCE PAIR' connects to a 'VEE' connection.

Pin diagram of the DAC0808 chip. The chip is a square with pins numbered 1 to 16. Pin 1 is INC (NOTE 2). Pin 2 is GND. Pin 3 is VEE. Pin 4 is I0. Pin 5 is MSB A1. Pin 6 is A7. Pin 7 is A3. Pin 8 is A0. Pin 9 is A5. Pin 10 is A6. Pin 11 is A7. Pin 12 is AI LSB. Pin 13 is VCC. Pin 14 is VREF(-). Pin 15 is VREF(+). Pin 16 is COMPENSATION.

© 1999 National Semiconductor Corporation DS005687

Electrical Characteristics (Continued)

($V_{CC} = 5V$, $V_{EE} = -15V$, V_{DC} , $V_{REF}/R14 = 2\text{ mA}$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	All Bits Low	$V_{CC} = 5V$, $V_{EE} = -5V$		33	170	mW
		$V_{CC} = 5V$, $V_{EE} = -15V$		106	305	mW
	All Bits High	$V_{CC} = 15V$, $V_{EE} = -5V$		90		mW
		$V_{CC} = 15V$, $V_{EE} = -15V$		160		mW

Note 2: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 3: Range control is not required.

Note 4: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ\text{C}$, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is 100°C/W . For the dual-in-line N package, this number increases to 175°C/W and for the small outline M package this number is 100°C/W .

Note 5: Human body model, 100 pF discharged through a $1.5\text{ k}\Omega$ resistor.

Note 6: All current switches are tested to guarantee at least 50% of rated current.

Note 7: All bits switched.

Note 8: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application






FIGURE 1. +10V Output Digital to Analog Converter (Note 8)

Typical Performance Characteristics $V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ\text{C}$, unless otherwise noted


Logic Input Current vs Input Voltage




Bit Transfer Characteristics



Logic Threshold Voltage vs Temperature




Test Circuits (Continued)



DS005687-11

FIGURE 8. Negative V_{REF} (Note 8)



DS005687-12

FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 8)

Application Hints

REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current, I_{14} , must always flow into pin 14, regardless of the set-up method or reference voltage polarity. Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current I_{14} . For bipolar reference signals, as in the multiplying mode,

R_{15} can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate R_{15} with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in R_{14} to maintain proper phase margin; for R_{14} values of 1, 2.5 and 5 k Ω , minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either V_{EE} or ground, but using V_{EE} increases negative supply rejection.

A negative reference voltage may be used if R_{14} is grounded and the reference voltage is applied to R_{15} as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor

μ PD8255A

NEC

Pin Functions

D₇-D₀ (Data Bus Buffer)

These pins form a three-state, bidirectional data bus buffer that is controlled by input and output instructions executed by the processor. Control words and status information are also transmitted via D₇-D₀.

$\overline{CS}$ (Chip Select)

A low input to this pin enables the μ PD8255A for communication with the 8080A/8085A.

$\overline{RD}$ (Read)

A low input to this pin enables the μ PD8255A for communication with the 8080A/8085A.

$\overline{WR}$ (Write)

A low input to this pin enables the data bus buffer to receive data or control words from the processor.

A₁, A₀ (Port Address)

These inputs are used in conjunction with $\overline{CS}$, $\overline{RD}$, and $\overline{WR}$ to control the selection of one of the three ports on the control word register. A₀ and A₁ are usually connected to A₀ and A₁ of the processor address bus.

RESET (Reset)

A high level input to this pin clears the control register and places ports A, B, and C in input mode. The input latches in ports A, B, and C are not cleared.

PA₇-PA₀, PB₇-PB₀, PC₇-PC₀ (Ports A, B, and C)

These three 8-bit I/O ports can be configured to meet a variety of functional requirements through system software. The effectiveness and flexibility of the μ PD8255A are further enhanced by special features unique to each of the ports, as follows:

- Port A has an 8-bit data output latch/buffer, data input latch/buffer, and data input latch.
- Port B has an 8-bit data I/O latch/buffer and an 8-bit data input buffer.
- Port C has an 8-bit output latch/buffer and a data input buffer (input not latched).

Port C may be divided into two independent 4-bit control and status ports for use with ports A and B.


V_{CC}

+5 V power supply.

GND (Ground)

Connection to ground.

Block Diagram



Modes

The μPD8255A can be operated in modes 0, 1 or 2 which are selected by appropriate control words and are detailed below.

Mode 0

Mode 0 provides basic input and output operations through each of the ports A, B, and C. Output data is latched and input data follows the peripheral. No "handshaking" strobes are needed.

- 16 different configurations in mode 0
- Two 8-bit ports and two 4-bit ports
- Inputs are not latched
- Outputs are latched

Mode 1

Mode 1 provides for strobed input and output operations with data transferred through port A or B and handshaking through port C.

- Two I/O groups (I and II)
- Both groups contain an 8-bit data port and a 4-bit control/data port
- Both 8-bit data ports can be either latched input or latched output

Mode 2

Mode 2 provides for strobed bidirectional operation using PA₀PA₇ as the bidirectional latched data bus. PC₃PC₇ is used for interrupts and "handshaking" bus flow control similar to mode 1. Note that PB₀PB₇ and PC₀PC₂ may be defined as mode 0 or 1, input or output in conjunction with port A in mode 2.

- An 8-bit latched bidirectional bus port (PA₀PA₇) and a 5-bit control port (PC₃PC₇)
- Both inputs and outputs are latched
- An additional 8-bit input or output port with a 3-bit control port.

Basic Operation

Input Operation (Read)

A ₁	A ₀	RD	WR	CS	
0	0	0	1	0	PORT A → DATA BUS
0	1	0	1	0	PORT B → DATA BUS
1	0	0	1	0	PORT C → DATA BUS

Output Operation (Write)

A ₁	A ₀	RD	WR	CS	
0	0	1	0	0	DATA BUS → PORT A
0	1	1	0	0	DATA BUS → PORT B
1	0	1	0	0	DATA BUS → PORT C
1	1	1	0	0	DATA BUS → CONTROL

Disable Function


A ₁	A ₀	RD	WR	CS	
X	X	X	X	1	DATA BUS → HIGH Z STATE
X	X	1	1	0	DATA BUS → HIGH Z STATE

Note:

(1) X means "DO NOT CARE"

(2) All conditions not listed are illegal and should be avoided.

Mode Definition, Bit/Reset Format



Ek.7 8251 Bilgi Sayfası

NEC
NEC Electronics Inc.

μPD71051
Serial Control Unit

Description

The μPD71051 serial control unit is a CMOS USART designed to provide serial data communications in microcomputer systems. The CPU uses it as a peripheral I/O device and programs it to communicate in synchronous or asynchronous serial data transmission protocols, including IBM bisync.

The USART receives serial data streams and converts them into parallel data characters for the CPU. While receiving serial data, the USART can also accept parallel data from the CPU, convert it to serial, and transmit the data. The USART signals the CPU when it has received or transmitted a character and requires service. The CPU may read complete USART status data at any time.

Features


- ☐ Synchronous operation
 - One or two SYNC characters
 - Internal/external synchronization
 - Automatic SYNC character insertion
- ☐ Asynchronous operation
 - Clock rate: (baud rate)
 - x1, x16, or x64
 - Send stop bits: 1, 1.5, or 2 bits
 - Break transmission
 - Automatic break detection
 - Valid start bit detection
- ☐ Baud rate: DC - 240 kbit/s at x1 clock
- ☐ Full duplex, double-buffered transmitter/receiver
- ☐ Error detection: parity, overrun, and framing
- ☐ Five- to eight-bit characters
- ☐ Low-power standby mode
- ☐ Compatible with standard microcomputers
- ☐ Functionally equivalent to (except standby mode) and can replace the μPD8251AF
- ☐ CMOS technology
- ☐ Single +5 V ± 10% power supply
- ☐ Industrial temperature range -40 to +85 °C
- ☐ 28-pin plastic DIP or PLCC or 44-pin plastic QFP
- ☐ 8 MHz and 10 MHz

Ordering Information

Part Number	Clock (MHz)	Package
μPD71051C-8	8	28-pin plastic DIP
C-10	10	
G8-8	8	44-pin plastic QFP
G8-10	10	
L-8	8	28-pin PLCC
L-10	10	

Pin Configurations

28-Pin Plastic DIP



Mode Register

When the μPD71051 is in standby mode, writing a mode byte to it will release standby mode. Figure 4 shows the mode byte format for designating async mode. Figure 5 shows the mode byte format for designating sync mode. Bits 0 and 1 must be 00 to designate sync mode. Async mode is designated by all other combinations of bits 0 and 1.

The P1, P0 and L1, L0 bits are common to both modes. Bits P1 and P0 (parity) control the generation and checking (sending and receiving) functions. These parity bit functions do not operate when P0 = 0. When P1, P0 = 01, the μPD71051 generates and checks odd parity. When P1, P0 = 11, it generates and checks even parity.

Bits L1 and L0 set the number of bits per character (n). Additional bits such as parity bits are not included in this number. Given n bits, the μPD71051 receives the lower n bits of the 8-bit data written by the CPU. The upper bits (8 - n) of data that the CPU reads from the μPD71051 are set to zero.

The ST1, ST0 and B1, B0 bits are used in async mode. The ST1 and ST0 bits determine the number of stop bits added by the μPD71051 during transmission.

The B1 and B0 bits determine the relationship between the baud rates for sending and receiving, and the clocks TxCLK and RxCLK. B1 and B0 select a multiplication rate of 1, 16, or 64 for the frequency of the sending and receiving clock relative to the baud rate. Multiplication by 1 is not normally used in async mode. Note that the data and clock must be synchronized on the sending and receiving sides when multiplication by 1 is used.

The SSC and EXSYNC bits are used in sync mode. The SSC bit determines the number of SYNC characters. SSC = 1 designates one SYNC character. SSC = 0 designates two SYNC characters. The number of SYNC characters determined by the SSC bit are written to the μPD71051 immediately after writing the mode byte.

The EXSYNC bit determines whether sync detection during receiving operations is internal or external. EXSYNC = 1 selects external sync detection and EXSYNC = 0 selects internal sync detection.

Figure 4. Mode Byte for Setting Asynchronous Mode





Figure 5. Mode byte for Setting Synchronous Mode



Command Register

Commands are issued to the μ PD71051 by the CPU by command bytes that control the sending and receiving operations of the μ PD71051. A command byte is sent after the mode byte (in sync mode, a command byte may only be sent after writing SYNC characters) and the CPU must set $C/\bar{D} = 1$. Figure 6 shows the command byte format.

Bit EH is set to 1 when entering hunt phase to synchronize in sync mode. Bit RxEN should also be set to 1 at that time. Data reception begins when SYNC characters are detected and synchronization is achieved, thus releasing hunt phase.

When bit SRES is set to 1, a software reset is executed, and the μ PD71051 goes into standby mode and waits for a mode byte.

Bit RTS controls the $\overline{\text{RTS}}$ output pin. $\overline{\text{RTS}}$ is low when the RTS bit = 1, and goes high when RTS = 0.

Setting bit ECL to 1 clears the error flags (PE, OVE, and FE) in the status register. Set ECL to 1 when entering the hunt phase or enabling the receiver.

Bit SBRK sends a break. When SBRK = 1, the data currently being sent is destroyed and the TxDATA pin goes low. Set SBRK = 0 to release a break. Break also works when TxEN = 0 (send disable).

Bit RxEN enables and disables the receiver. RxEN = 1 enables the receiver and RxEN = 0 disables the receiver. Synchronization is lost if RxEN = 0 during sync mode.

Bit DTR controls the $\overline{\text{DTR}}$ output pin. $\overline{\text{DTR}}$ goes low when the DTR bit = 1 and goes high when the DTR bit = 0.

The TxEN bit enables and disables the transmitter. TxEN = 1 enables the transmitter and TxEN = 0 disables the transmitter. When TxEN = 0, sending stops and the TxDATA pin goes high (mark status) after all the currently written data is sent.

Status Register


The CPU can read the status of the μ PD71051 at any time except when the μ PD71051 is in standby mode. Status can be read after setting $C/\bar{D} = 1$ and $\bar{RD} = 0$. Status is not updated while being read. Status updating is delayed at least 28 clock periods after an event that affects the status. Figure 7 shows the format of the status register.

The TxEMP and RxRDY bits have the same meaning as the pins of the same name. The SYNC/BRK bit generally has the same meaning as the SYNC/BRK pin. In external synchronization mode, the status of this bit does not always coincide with the pin. In this case, the SYNC pin becomes an input and the status bit goes to 1 when a rising edge is detected at the input. The status bit remains at 1 until it is read, even when the input level at the SYNC pin goes low. The status bit becomes 1 when a SYNC character is input with the RxDATA input, even when the pin is at a low level.

The DSR bit shows the status of the $\overline{\text{DSR}}$ input pin. The status bit is 1 when the DSR pin is low.

The FE bit (framing error) becomes 1 when less than one stop bit is detected at the end of each data block during asynchronous receiving. Figure 8 shows how a framing error can happen.


Figure 6. Command Byte Format



The OVE bit (overrun error) becomes 1 when the CPU delays reading the received data and two new data bytes have been received. In this case, the first data byte received is overwritten and lost in the receive data buffer. Figure 9 shows how an overrun can happen.

The PE bit (parity error) becomes 1 when a parity error occurs in a receive state.

Figure 7. Status Register Format



Framing, overrun, and parity errors do not disable the μPD71051's operations. All three error flags are cleared to 0 by a command byte that sets the ECL bit to 1.

The TxRDY bit becomes 1 when the transmit data buffer is empty. The TxRDY output pin becomes 1 when the transmit data buffer is empty, the $\overline{\text{CTS}}$ pin is low, and TxEN = 1. That is, bit TxRDY = (Transmit Data Buffer Empty) • ($\overline{\text{CTS}}$ = 0) • (TxEN = 1).

Figure 8. Framing Error





Figure 9. Overrun Error



Ek.8 8254 Bilgi Sayfası



8254 PROGRAMMABLE INTERVAL TIMER

- Compatible with All Intel and Most Other Microprocessors
- Handles Inputs from DC to 10 MHz
 - 5 MHz 8254-5
 - 8 MHz 8254
 - 10 MHz 8254-2
- Status Read-Back Command
- Six Programmable Counter Modes
- Three Independent 16-Bit Counters
- Binary or BCD Counting
- Single +5V Supply
- Available in EXPRESS
 - Standard Temperature Range

The Intel® 8254 is a counter/timer device designed to solve the common timing control problems in micro-computer system design. It provides three independent 16-bit counters, each capable of handling clock inputs up to 10 MHz. All modes are software programmable. The 8254 is a superset of the 8253.

The 8254 uses HMOS technology and comes in a 24-pin plastic or Cerdip package.





Figure 1. 8254 Block Diagram



231164-2
Figure 2. Pin Configuration

231164-1

Table 1. Pin Description

Symbol	Pin No.	Type	Name and Function		
D ₇ -D ₀	1-8	I/O	DATA: Bi-directional three state data bus lines, connected to system data bus.		
CLK 0	9	I	CLOCK 0: Clock input of Counter 0.		
OUT 0	10	O	OUTPUT 0: Output of Counter 0.		
GATE 0	11	I	GATE 0: Gate input of Counter 0.		
GND	12		GROUND: Power supply connection.		
V _{CC}	24		POWER: +5V power supply connection.		
WR	23	I	WRITE CONTROL: This input is low during CPU write operations.		
RD	22	I	READ CONTROL: This input is low during CPU read operations.		
CS	21	I	CHIP SELECT: A low on this input enables the 8254 to respond to RD and WR signals. RD and WR are ignored otherwise.		
A ₁ , A ₀	20-19	I	ADDRESS: Used to select one of the three Counters or the Control Word Register for read or write operations. Normally connected to the system address bus.		
			A ₁	A ₀	Selects
			0	0	Counter 0
			0	1	Counter 1
			1	0	Counter 2
1	1	Control Word Register			
CLK 2	18	I	CLOCK 2: Clock input of Counter 2.		
OUT 2	17	O	OUT 2: Output of Counter 2.		
GATE 2	16	I	GATE 2: Gate input of Counter 2.		
CLK 1	15	I	CLOCK 1: Clock input of Counter 1.		
GATE 1	14	I	GATE 1: Gate input of Counter 1.		
OUT 1	13	O	OUT 1: Output of Counter 1.		

FUNCTIONAL DESCRIPTION

General

The 8254 is a programmable interval timer/counter designed for use with Intel microcomputer systems. It is a general purpose, multi-timing element that can be treated as an array of I/O ports in the system software.

The 8254 solves one of the most common problems in any microcomputer system, the generation of accurate time delays under software control. Instead of setting up timing loops in software, the programmer configures the 8254 to match his requirements and programs one of the counters for the desired delay. After the desired delay, the 8254 will interrupt the CPU. Software overhead is minimal and variable length delays can easily be accommodated.

Some of the other counter/timer functions common to microcomputers which can be implemented with the 8254 are:

- Real time clock
- Event-counter
- Digital one-shot
- Programmable rate generator
- Square wave generator
- Binary rate multiplier
- Complex waveform generator
- Complex motor controller

Block Diagram

DATA BUS BUFFER

This 3-state, bi-directional, 8-bit buffer is used to interface the 8254 to the system bus (see Figure 3).

Control Word Format
 $A_1, A_0 = 11$ $\overline{CS} = 0$ $\overline{RD} = 1$ $\overline{WR} = 0$

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
SC1	SC0	RW1	RW0	M2	M1	M0	BCD

SC—Select Counter		
SC1	SC0	
0	0	Select Counter 0
0	1	Select Counter 1
1	0	Select Counter 2
1	1	Read-Back Command (see Read Operations)

M—Mode			
M2	M1	M0	
0	0	0	Mode 0
0	0	1	Mode 1
X	1	0	Mode 2
X	1	1	Mode 3
1	0	0	Mode 4
1	0	1	Mode 5

RW—Read/Write		
RW1	RW0	
0	0	Counter Latch Command (see Read Operations)
0	1	Read/Write least significant byte only
1	0	Read/Write most significant byte only
1	1	Read/Write least significant byte first, then most significant byte

BCD	
0	Binary Counter 16-bits
1	Binary Coded Decimal (BCD) Counter (4 Decades)

NOTE:
Don't care bits (X) should be 0 to insure compatibility with future Intel products.

Figure 7. Control Word Format

By contrast, initial counts are written into the Counters, not the Control Word Register. The A_1, A_0 inputs are used to select the Counter to be written into. The format of the initial count is determined by the Control Word used.

Write Operations

The programming procedure for the 8254 is very flexible. Only two conventions need to be remembered:

- 1) For each Counter, the Control Word must be written before the initial count is written.
- 2) The initial count must follow the count format specified in the Control Word (least significant byte only, most significant byte only, or least significant byte and then most significant byte).

Since the Control Word Register and the three Counters have separate addresses (selected by the A_1, A_0 inputs), and each Control Word specifies the Counter it applies to (SC0, SC1 bits), no special instruction sequence is required. Any programming sequence that follows the conventions in Figure 7 is acceptable.

A new initial count may be written to a Counter at any time without affecting the Counter's programmed Mode in any way. Counting will be affected as described in the Mode definitions. The new count must follow the programmed count format.

If a Counter is programmed to read/write two-byte counts, the following precaution applies: A program must not transfer control between writing the first and second byte to another routine which also writes into that same Counter. Otherwise, the Counter will be loaded with an incorrect count.

Ek.9 8259 Bilgi Sayfası



8259A PROGRAMMABLE INTERRUPT CONTROLLER (8259A/8259A-2)

- 8086, 8088 Compatible
- MCS-80, MCS-85 Compatible
- Eight-Level Priority Controller
- Expandable to 64 Levels
- Programmable Interrupt Modes
- Individual Request Mask Capability
- Single +5V Supply (No Clocks)
- Available in 28-Pin DIP and 28-Lead PLCC Package
(See Packaging Spec., Order #231369)
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel 8259A Programmable Interrupt Controller handles up to eight vectored priority interrupts for the CPU. It is cascadable for up to 64 vectored priority interrupts without additional circuitry. It is packaged in a 28-pin DIP, uses NMOS technology and requires a single +5V supply. Circuitry is static, requiring no clock input.

The 8259A is designed to minimize the software and real time overhead in handling multi-level priority interrupts. It has several modes, permitting optimization for a variety of system requirements.

The 8259A is fully upward compatible with the Intel 8259. Software originally written for the 8259 will operate the 8259A in all 8259 equivalent modes (MCS-80/85, Non-Buffered, Edge Triggered).




Figure 1. Block Diagram

231468-1




Figure 2. Pin Configurations




Figure 4c. 8259A Block Diagram




Figure 5. 8259A Interface to Standard System Bus

INTERRUPT SEQUENCE OUTPUTS

MCS-80, MCS-85

This sequence is timed by three $\overline{\text{INTA}}$ pulses. During the first $\overline{\text{INTA}}$ pulse the CALL opcode is enabled onto the data bus.

Content of First Interrupt Vector Byte

	D7	D6	D5	D4	D3	D2	D1	D0
CALL CODE	1	1	0	0	1	1	0	1

During the second $\overline{\text{INTA}}$ pulse the lower address of the appropriate service routine is enabled onto the data bus. When Interval = 4 bits A₅-A₇ are programmed, while A₀-A₄ are automatically inserted by the 8259A. When Interval = 8 only A₆ and A₇ are programmed, while A₀-A₅ are automatically inserted.



Content of Second Interrupt Vector Byte

IR	Interval = 4							
	D7	D6	D5	D4	D3	D2	D1	D0
7	A7	A6	A5	1	1	1	0	0
6	A7	A6	A5	1	1	0	0	0
5	A7	A6	A5	1	0	1	0	0
4	A7	A6	A5	1	0	0	0	0
3	A7	A6	A5	0	1	1	0	0
2	A7	A6	A5	0	1	0	0	0
1	A7	A6	A5	0	0	1	0	0
0	A7	A6	A5	0	0	0	0	0

IR	Interval = 8							
	D7	D6	D5	D4	D3	D2	D1	D0
7	A7	A6	1	1	1	0	0	0
6	A7	A6	1	1	0	0	0	0
5	A7	A6	1	0	1	0	0	0
4	A7	A6	1	0	0	0	0	0
3	A7	A6	0	1	1	0	0	0
2	A7	A6	0	1	0	0	0	0
1	A7	A6	0	0	1	0	0	0
0	A7	A6	0	0	0	0	0	0

During the third $\overline{INTA}$ pulse the higher address of the appropriate service routine, which was programmed as byte 2 of the initialization sequence (A_8-A_{15}), is enabled onto the bus.

Content of Third Interrupt Vector Byte

D7	D6	D5	D4	D3	D2	D1	D0
A15	A14	A13	A12	A11	A10	A9	A8

8086, 8088

8086 mode is similar to MCS-80 mode except that only two interrupt acknowledge cycles are issued by the processor and no $CALL$ opcode is sent to the processor. The first interrupt acknowledge cycle is similar to that of MCS-80, 85 systems in that the 8259A uses it to internally freeze the state of the interrupts for priority resolution and as a master it issues the interrupt code on the cascade lines at the end of the $\overline{INTA}$ pulse. On this first cycle it does not issue any data to the processor and leaves its data bus buffers disabled. On the second interrupt acknowledge cycle in 8086 mode the master (or slave if so programmed) will send a byte of data to the processor with the acknowledged interrupt code

composed as follows (note the state of the ADI mode control is ignored and A_5-A_{11} are unused in 8086 mode):

Content of Interrupt Vector Byte for 8086 System Mode

	D7	D6	D5	D4	D3	D2	D1	D0
IR7	T7	T6	T5	T4	T3	1	1	1
IR6	T7	T6	T5	T4	T3	1	1	0
IR5	T7	T6	T5	T4	T3	1	0	1
IR4	T7	T6	T5	T4	T3	1	0	0
IR3	T7	T6	T5	T4	T3	0	1	1
IR2	T7	T6	T5	T4	T3	0	1	0
IR1	T7	T6	T5	T4	T3	0	0	1
IR0	T7	T6	T5	T4	T3	0	0	0

PROGRAMMING THE 8259A

The 8259A accepts two types of command words generated by the CPU:

- Initialization Command Words (ICWs):** Before normal operation can begin, each 8259A in the system must be brought to a starting point—by a sequence of 2 to 4 bytes timed by $\overline{WR}$ pulses.
- Operation Command Words (OCWs):** These are the command words which command the 8259A to operate in various interrupt modes. These modes are:
 - Fully nested mode
 - Rotating priority mode
 - Special mask mode
 - Polled mode

The OCWs can be written into the 8259A anytime after initialization.

INITIALIZATION COMMAND WORDS (ICWS)

General

Whenever a command is issued with $A0 = 0$ and $D4 = 1$, this is interpreted as Initialization Command Word 1 (ICW1). ICW1 starts the initialization sequence during which the following automatically occur.

- The edge sense circuit is reset, which means that following initialization, an interrupt request (IR) input must make a low-to-high transition to generate an interrupt.

Operation Control Word 1 (OCW1)

OCW1 sets and clears the mask bits in the Interrupt Mask Register (IMR). M_7-M_0 represent the eight mask bits. $M = 1$ indicates the channel is masked (inhibited), $M = 0$ indicates the channel is enabled.

Operation Control Word 2 (OCW2)

R , SL , EOI —These three bits control the Rotate and End of Interrupt modes and combinations of the two. A chart of these combinations can be found on the Operation Command Word Format.

L_2 , L_1 , L_0 —These bits determine the interrupt level acted upon when the SL bit is active.





Figure 8. Operation Command Word Format (Continued)

After Rotate (IR4 was serviced, all other priorities rotated correspondingly)



There are two ways to accomplish Automatic Rotation using OCW2, the Rotation on Non-Specific EOI Command ($R = 1$, $SL = 0$, $EOI = 1$) and the Rotate in Automatic EOI Mode which is set by ($R = 1$, $SL = 0$, $EOI = 0$) and cleared by ($R = 0$, $SL = 0$, $EOI = 0$).

Specific Rotation (Specific Priority)

The programmer can change priorities by programming the bottom priority and thus fixing all other priorities; i.e., if IR5 is programmed as the bottom priority device, then IR6 will have the highest one.

The Set Priority command is issued in OCW2 where: $R = 1$, $SL = 1$, $L0-L2$ is the binary priority level code of the bottom priority device.

Observe that in this mode internal status is updated by software control during OCW2. However, it is independent of the End of Interrupt (EOI) command (also executed by OCW2). Priority changes can be executed during an EOI command by using the Rotate on Specific EOI command in OCW2 ($R = 1$, $SL = 1$, $EOI = 1$ and $L0-L2 = IR$ level to receive bottom priority).

Interrupt Masks

Each Interrupt Request input can be masked individually by the Interrupt Mask Register (IMR) programmed through OCW1. Each bit in the IMR masks one interrupt channel if it is set (1). Bit 0 masks IR0, Bit 1 masks IR1 and so forth. Masking an IR channel does not affect the other channels operation.

Special Mask Mode

Some applications may require an interrupt service routine to dynamically alter the system priority struc-

ture during its execution under software control. For example, the routine may wish to inhibit lower priority requests for a portion of its execution but enable some of them for another portion.

The difficulty here is that if an Interrupt Request is acknowledged and an End of Interrupt command did not reset its IS bit (i.e., while executing a service routine), the 8259A would have inhibited all lower priority requests with no easy way for the routine to enable them.

That is where the Special Mask Mode comes in. In the special Mask Mode, when a mask bit is set in OCW1, it inhibits further interrupts at that level *and* enables interrupts from *all* other levels (lower as well as higher) that are not masked.

Thus, any interrupts may be selectively enabled by loading the mask register.

The special Mask Mode is set by OCW3 where: $SSMM = 1$, $SMM = 1$, and cleared where $SSMM = 1$, $SMM = 0$.

Poll Command

In Poll mode the INT output functions as it normally does. The microprocessor should ignore this output. This can be accomplished either by not connecting the INT output or by masking interrupts within the microprocessor, thereby disabling its interrupt input. Service to devices is achieved by software using a Poll command.

The Poll command is issued by setting $P = 1$ in OCW3. The 8259A treats the next $\overline{RD}$ pulse to the 8259A (i.e., $\overline{RD} = 0$, $\overline{CS} = 0$) as an interrupt acknowledge, sets the appropriate IS bit if there is a request, and reads the priority level. Interrupt is frozen from $\overline{WR}$ to $\overline{RD}$.

The word enabled onto the data bus during $\overline{RD}$ is:

D7	D6	D5	D4	D3	D2	D1	D0
I	—	—	—	—	W2	W1	W0

W0-W2: Binary code of the highest priority level requesting service.

I: Equal to "1" if there is an interrupt.

This mode is useful if there is a routine command common to several levels so that the INTA sequence is not needed (saves ROM space). Another application is to use the poll mode to expand the number of priority levels to more than 64.

Reading the 8259A Status

The input status of several internal registers can be read to update the user information on the system.



Operation Control Word 3 (OCW3)

ESMM—Enable Special Mask Mode. When this bit is set to 1 it enables the SMM bit to set or reset the Special Mask Mode. When ESMM = 0 the SMM bit becomes a “don’t care”.

SMM—Special Mask Mode. If ESMM = 1 and SMM = 1 the 8259A will enter Special Mask Mode. If ESMM = 1 and SMM = 0 the 8259A will revert to normal mask mode. When ESMM = 0, SMM has no effect.

Fully Nested Mode

This mode is entered after initialization unless another mode is programmed. The interrupt requests are ordered in priority from 0 through 7 (0 highest). When an interrupt is acknowledged the highest priority request is determined and its vector placed on the bus. Additionally, a bit of the Interrupt Service register (ISR-7) is set. This bit remains set until the microprocessor issues an End of Interrupt (EOI) command immediately before returning from the service routine, or if AEOL (Automatic End of Interrupt) bit is set, until the trailing edge of the last INTA. While the IS bit is set, all further interrupts of the same or lower priority are inhibited, while higher levels will generate an interrupt (which will be acknowledged only if the microprocessor internal interrupt enable flip-flop has been re-enabled through software).

After the initialization sequence, IR0 has the highest priority and IR7 the lowest. Priorities can be changed, as will be explained, in the rotating priority mode.

End of Interrupt (EOI)

The In Service (IS) bit can be reset either automatically following the trailing edge of the last in sequence INTA pulse (when AEOL bit in ICW1 is set) or by a command word that must be issued to the 8259A before returning from a service routine (EOI command). An EOI command must be issued twice if in the Cascade mode, once for the master and once for the corresponding slave.

There are two forms of EOI command: Specific and Non-Specific. When the 8259A is operated in modes which preserve the fully nested structure, it can determine which IS bit to reset on EOI. When a Non-Specific EOI command is issued the 8259A will automatically reset the highest IS bit of those that are set, since in the fully nested mode the highest IS level was necessarily the last level acknowledged and serviced. A non-specific EOI can be issued with OCW2 (EOI = 1, SL = 0, R = 0).

When a mode is used which may disturb the fully nested structure, the 8259A may no longer be able to determine the last level acknowledged. In this case a Specific End of Interrupt must be issued which includes as part of the command the IS level to be reset. A specific EOI can be issued with OCW2 (EOI = 1, SL = 1, R = 0, and L0–L2 is the binary level of the IS bit to be reset).

It should be noted that an IS bit that is masked by an IMR bit will not be cleared by a non-specific EOI if the 8259A is in the Special Mask Mode.

Automatic End of Interrupt (AEOL) Mode

If AEOL = 1 in ICW4, then the 8259A will operate in AEOL mode continuously until reprogrammed by ICW4. In this mode the 8259A will automatically perform a non-specific EOI operation at the trailing edge of the last interrupt acknowledge pulse (third pulse in MCS-80/85, second in 8086). Note that from a system standpoint, this mode should be used only when a nested multilevel interrupt structure is not required within a single 8259A.

The AEOL mode can only be used in a master 8259A and not a slave. 8259As with a copyright date of 1985 or later will operate in the AEOL mode as a master or a slave.

Automatic Rotation (Equal Priority Devices)

In some applications there are a number of interrupting devices of equal priority. In this mode a device, after being serviced, receives the lowest priority, so a device requesting an interrupt will have to wait, in the worst case until each of 7 other devices are serviced at most once. For example, if the priority and “in service” status is:

Before Rotate (IR4 the highest priority requiring service)

