Tez No	İndirme	Tez Künye	Durumu
474338		Performance and cost efficient reliability framework for multicore architectures / Çok çekirdekli mimarilere yönelik performans ve maliyet verimli güvenilirlik sistemi Yazar:SANEM ARSLAN YILMAZ Danışman: PROF. DR. CAN ÖZTURAN ; PROF. DR. HALUK RAHMİ TOPCUOĞLU Yer Bilgisi: Boğaziçi Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı Konu:Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control Dizin:	Onaylandı Doktora İngilizce 2017 156 s.
Modern mimariler gelişen teknoloji ile geçici hatalara karşı daha savunmasız hale gelmiştir. Bir sistemdeki tüm önbellek yapılarını seçici olmaksızın korumak, performans ve enerji tüketimi açısından önemli bir ek yük getirir. Bu tez kapsamında performans ve güç tüketimi kısıtları altında asimetrik olarak güvenilir önbelleklere sahip çok çekirdekli bir sistem kullanılarak, yalnızca güvenilirlik açısından kritik olan kod parçalarını koruyan bir mekanizma önerilmiştir. Önerilen sistemimiz L1 önbellek yapılarında ECC korumasına sahip en az bir yüksek güvenilirlikli çekirdek ve önbellek yapılarında koruma bulunmayan birden fazla düşük güvenilirlikli çekirdeklerden oluşmaktadır. Bu tez kapsamında, güvenilirlik temelli kritik kod bölümleri, kritik veri kullanımı, kullanıcı ek açıklamaları ve statik analiz temel alınarak farklı yöntemlerle belirlenmiştir. İlk yaklaşımımızda, kritik kod bölümlerini çalıştıran uygulama iş parçacıkları First Come First Served (FCFS) tabanlı bir çizelgeleme algoritması ile dinamik olarak korunan çekirdeğe eşlenmiştir. Yapılan deneysel çalışma sonucunda, önerilen yaklaşımımız bir dizi uygulama için tamamen güvenilir sisteme yakın güvenilirlik ve performans sonuçları ile daha düşük güç tüketimi ve maliyet değerleri sunmuştur. Bununla birlikte FCFS tabanlı çizelgeleme algoritması bazı iş yükleri için düşük sistem performansı ve eşitlik sonuçlarına sahiptir. Bu tez kapsamında, sistem performansı ve eşitlik perspektiflerini iyileştirmek için, uygulamalar hakkında ön bilgi gerektiren önceliğe dayalı çizelgeleme teknikleri ve korunan çekirdek(ler) üzerindeki harcanan toplam süreyi eşitlemeyi {hedef-leyen} dinamik çizelgeleme teknikleri sunulmuştur. Yapılan deneysel değerlendirme sonucunda, önerilen çizelgeleme tekniklerinin FCFS algoritmasına kıyasla sistem performansını ve eşitlik sonuçlarını önemli ölçüde iyileştirdiği gözlemlenmiştir.
Modern architectures are vulnerable to soft errors due to shrinking transistor sizes and high frequencies. Protecting all system elements unselectively has notable overhead on performance and energy consumption. In this thesis, we propose an enhanced protection mechanism to supply reliability need of the system using sufficient additional hardware under the performance, power and cost constraints. In our reliability optimization framework, we utilize a heterogeneous chip multiprocessor with multiple cores which have identical micro-architecture but different protection levels on their individual cache structures. Instead of protecting all code regions, Reliability-based Critical Sections are determined which indicates the code portions that need to be protected for each application. These code portions are determined based on critical data usage, user annotations, or static analysis, each of which identifies critical code fragments differently throughout this thesis. Software threads which execute reliability-based critical sections are mapped onto the protected core(s), whereas the threads which execute non-critical regions are mapped to the unprotected ones, dynamically during the execution. Therefore, the dynamic allocation of application threads and an efficient scheduling method are required in our framework. We started with a primitive scheduler based on First Come First Served (FCFS) policy. Additionally, we propose and evaluate various scheduling algorithms with different characteristics for mapping the application threads on the protected cores. Our experimental evaluation shows that our proposed approach takes advantage of protecting only critical code regions and presents comparable performance and reliability results with fully protected systems with lower power consumption and cost values for a set of applications.