Tez No	İndirme	Tez Künye	Durumu
357272		Yüksek performanslı karma toplayıcıların tasarımı / High performance hybrid adders design Yazar:MAHMOUD ABDELHAMİD MOHAMMED ALSHEWIMY Danışman: PROF. DR. AHMET SERTBAŞ Yer Bilgisi: İstanbul Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı Konu:Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control Dizin:FPGA = FPGA ; Tam sayılı doğrusal programlama = Integer linear programming ; VHDL = VHDL	Onaylandı Doktora Türkçe 2014 101 s.
Karma toplayıcılar; yüksek hız, daha az çip alanı ve düşük güç tüketimi gibi performans ölçütleri açısından verimlilik sağlamak için, iki veya daha fazla klasik toplama devrelerini birleştirerek elde edilen yapılardır. Bu çalışmada, aritmetik toplama devresi gerçeklemelerinde, yeni bir sistematik yüksek performanslı karma toplayıcı tasarım yöntemi ortaya konulmuştur. Burada temel amaç, yüksek performanslı karma toplayıcıyı oluşturan alt-toplayıcıların türlerini ve optimum bit uzunluklarını seçmektir. Sonuçlar, doğrusal programlamaya dayanan önerilen yöntemin yüksek performanslı bir karma toplayıcı optimum topolojisi bulmakta başarılı olduğunu göstermiştir. Ayrıca, önerilen yöntem klasik toplayıcı tasarım yöntemlerine göre, gecikme/alan ve gecikme/güç optimizasyonları açısından daha iyi sonuçlar sağlamıştır.
Hybrid adders are a combination of two or more of classic addition circuits to provide high efficiency in terms of performance criteria such as high speed, small chip area and low power consumption. In this work, a new systematic design method for a high performance hybrid adder has been proposed that is used in implementation of arithmetic circuits. Here the main objective is to select the sub-adder types constituting a high performance hybrid adder and to allocate the optimal bit widths of these sub-adders. The results demonstrated that Linear Programming based proposed method is succeeded in finding the optimal topology of a high performance hybrid adder. Moreover, the proposed method has provided better results in terms of delay / area and delay / power optimization in comparison to the classical adder design methods.