Tez No İndirme Tez Künye Durumu
385016
A dynamic memory manager for FPGA applications / AĞKD uygulamaları için dinamik bellek yöneticisi
Yazar:CENK ÖZER
Danışman: DOÇ. DR. CÜNEYT FEHMİ BAZLAMAÇCI
Yer Bilgisi: Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
Konu:Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control
Dizin:
Onaylandı
Yüksek Lisans
İngilizce
2014
63 s.
Son yıllarda APKD'ler, birçok karmaşık işlemin harici bellek ihtiyacı olmadan da yapılabilmesini sağlayacak oranda yüksek miktarlarda dahili bellek ile pazara sunulmaktadır. Ancak, özellikle dinamik bellek yönetimi gereken işlemlerde APKD'lerin blok bellekleri verimli kullanılmalıdır. Bu amaçla, bu tez çalışması kapsamında APKD uygulamalarının dinamik bellek isteklerini en düşük parçalanma ile karşılama gereksinimi sağlamayı ön planda tutan bir dinamik bellek yöneticisi (DBY) tasarlanmıştır. Bu birim, gerçek zamanlı uygulamalara da uygun olması için dinamik bellek isteklerini sınırlı zamanda karşılayabilecek biçimde tasarlanmıştır. APKD uygulamaları ile arayüzü, herhangi bir IP bloğuna benzer şekilde yapılabilmektedir. Önerilen gerçek zamanlı DBY, geleneksel dinamik bellek tahsis edicilerden bir yönüyle ayrılmakta ve bellek tahsis isteklerini bitişik tek blok halinde değil, birbiriyle ardışık olması gerekmeyen çeşitli büyüklüklerdeki bloklar halinde karşılayabilmektedir. Bu ayrık bloklara bitişik bir bellek alanıymış gibi erişilebilmesini adres çevirici sağlamaktadır. Geliştirilen DBY, bir APKD gösterim kartı üzerinde yapay bellek istek dizileri yaratılarak denenmiş ve doğrulanmıştır.
Recently, FPGAs are shipped with a large amount of internal memory (block RAM) sufficient to perform many complex computations without a need for off-chip memory. However, block RAMs (BRAMs) of FPGAs should be used efficiently especially for computations that need dynamic management of the memory. Thus, within the scope of this thesis work, a dynamic memory manager (DMM) unit is designed with an objective of meeting memory requests with a low fragmentation at runtime for FPGA applications. The unit is designed to have a bounded response time for dynamic memory requests to be suitable for real time applications. It can be interfaced with FPGA applications quite easily similar to interfacing an arbitrary IP core block. The proposed real-time DMM differs from other conventional memory allocators in a way that it allows for memory allocations composed of differing size blocks that are not necessarily contiguous. The address translator block in design provides to access separate non-contiguous blocks as a whole contiguous chunk of memory. Implementation and verification of the developed DMM on an FPGA demo board is also presented using synthetic memory request streams.