Tez No	İndirme	Tez Künye	Durumu
199234		A novel fault tolerant architecture on a runtime reconfigurable FPGA / Çalışırken yeniden biçimlendirilebilir FPGA üzerinde hataya dayanımlı yeni bir yapı Yazar:İBRAHİM AYDIN COŞKUNER Danışman: PROF. DR. HASAN CENGİZ GÜRAN Yer Bilgisi: Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı Konu:Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control ; Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering Dizin:	Onaylandı Yüksek Lisans İngilizce 2006 144 s.
Alan Programlanabilir Kapı Dizinleri (FPGA) programlanabilir yapılarısayesinde, yeniden biçimlendirilebilir sistemler için uygun bir yapı sunarlar. FPGAgelen değişik ihtiyaçlara göre çalışma esnasında yeniden biçimlendirilebilir.Çalışırken Yeniden Biçimlendirme (RTR) olarak bilinen bu özellik sayesindeişlemler daha hızlı yapılabilir ve toplam sistem maliyeti düşürülebilir. Ayrıca RTRuyarlanabilir donanımlar ve hataya dayanımlı yapılar gibi birçok alandakullanılabilir.Bu tez çalışırken biçimlendirilebilir yapılar üzerine yoğunlaşmıştır.Çalışırken biçimlendirilebilir yapıların önemli özellikleri incelenmiştir. Örnek olarakÜçlü Modüler Yedekleme (TMR) sistemi, çalışırken biçimlendirilebilir bir yapıüzerinde uygulanmıştır. Çalışırken yeniden biçimlendirilebilir yapı sisteminhatalara karşı güvenilirliğini artırmıştır. Özellikle FPGA'lerin Tekli HataOluşumlarına (SEU) karşı olan zaafları tasarlanan sistem sayesinde giderilmiştir.Ayrıca sistem hatalı elemanları hatasız olanlarla çalışma sırasındadeğiştirebilmektedir. Geliştirilen mimarinin bu özellikleri sayesinde sistem dahagüvenilir olmuş ve FPGA'in kullanım ömrü sistem durdurulmadan uzatılabilir halegelmiştir.Anahtar Kelimeler: Çalışırken Yeniden Biçimlendirme, Kısmi YenidenBiçimlendirme, Hataya Dayanıklı Yeniden Biçimlendirilebilir Sistemler
Due to their programmable nature, Field Programmable Gate Arrays(FPGAs) offer a good test environment for reconfigurable systems. FPGAs can bereconfigured during the operation with changing demands. This feature, known asRuntime Reconfiguration (RTR), can be used to speed-up computations andreduce system cost. Moreover, it can be used in a wide range of applications suchas adaptable hardware, fault tolerant architectures.This thesis is mostly concentrated on the runtime reconfigurablearchitectures. Critical properties of runtime reconfigurable architectures areexamined. As a case study, a Triple Modular Redundant (TMR) system has beenimplemented on a runtime reconfigurable FPGA. The runtime reconfigurablestructure increases the system reliability against faults. Especially, the weaknessof SRAM based FPGAs against Single Event Upsets (SEUs) is eliminated by thedesigned system. Besides, the system can replace faulty elements with non-faultyelements during the operation. These features of the developed architectureprovide extra safety to the system also prolong the life of the FPGA device withoutinterrupting the whole system.Keywords: Runtime Reconfiguration, Partial Reconfiguration, FaultTolerant Reconfigurable Systems