Tez No	İndirme	Tez Künye	Durumu
389218		A wide bandwidth 8-bit 20 msps sar ADC / Yüksek band genişlikli 8-bit 20 Msps SAR ADC Yazar:MUSTAFA ÖZ Danışman: DOÇ. DR. TÜRKER KÜYEL Yer Bilgisi: İstanbul Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı Konu:Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering Dizin:	Onaylandı Yüksek Lisans İngilizce 2015 103 s.
Bilgisayar ve mikrodenetleyiciler sayısal işaretlerle işlem yapmaya müsaittir, analog sinyaller üzerinde işlem yapamazlar. Dış dünya tamamen analog olduğu için, ortamdan herhangi bir işaret ile çalışmak gerektiği zaman, bu işaretin sayısal veriye çevrilmesi gerekir. Bu sayısal veri üzerinde mikroişlemci veya bilgisayarlar aracılığıyla istenen işlem gerçeklenir, alınan sonuç ise gerekiyorsa tekrar analog bir işarete çevrilir. İşte bu iki dönüştürme işlemi için veri dönüştürücülere ihtiyaç vardır. Veri dönüştürücüler analog-sayısal dönüştürücü ve sayısal-analog dönüştürücü olarak iki gruba ayrılır. Analog-sayısal dönüştürücüler analog olduğunu bildiğimiz dış dünya ile sayısal işaretlerle çalıştığını bildiğimiz bilgisayarlar arasında bir köprü görevi görür. Adından da anlaşılabileceği gibi, analog bir işareti sayısal bir işarete dönüştürmede kullanılır. Entegre devreler üzerinde, belirli bir işlevi gerçekleştirmek amacıyla, çok sayıda alt bloktan oluşan, karmaşık sistemler tasarlanmaktadır. Sistemdeki alt blokların sayısı arttıkça, her bir blokun tükettiği güç de önem kazanmaktadır. Bu nedenle her bir alt blokun tasarlanmasında, güç tüketimi de özellikle göz önünde bulundurulmalı, güç tüketimini azaltacak yöntemler geliştirmek ve uygulamak gerekmektedir. Güç tüketimi dışındaki bir diğer önemli husus da tasarlanan devrenin çalışma hızıdır. Örneğin yüksek hızlı veri iletişimi sağlayacak bir entegre devre tasarlanırken alt blokların tamamının gerekli çalışma hızı kriterlerini sağladığından emin olmak gerekir. Veri dönüştürücülerin de bu kapsamda, sürekli artan çalışma hızı (çalışma frekansı) ihtiyacını karşılayabilecek düzeyde tasarlamak gerektiği göz önünde bulundurulmalıdır. Veri dönüştürücüler tasarlanırken, yüksek olması hedeflenen bir özellik de dönüştürücünün hassasiyetidir. Veri dönüştürücülerin hassasiyetleri, giriş işaretlerinde algılayıp dönüştürebildikleri en küçük değişim ile tanımlanır. Bu değere "en az anlamlı bit" (Least Significant Bit- LSB) adı verilir. Veri dönüştürücüler genellikle dönüştürebildikleri bit sayısına göre adlandırılırlar. Analog-sayısal dönüştürücülerde (Analog to Digital Converter - ADC) artan örnekleme frekansı ihtiyacını karşılamak ve güç tüketimini azaltmak için çeşitli metotlar kullanıma sunulmuştur. Zaman bölmeli (Time Interleaved) analog-sayısal dönüştürücü yapısı, bu alanda son derece tatmin edici sonuçlar sağlayan bir yapıdır. Zaman bölmeli ADC basitçe, bir analog giriş işaretinin belirli bir zaman gecikmesi ile, belirli sayıda alt ADC tarafından örneklenerek sayısal veriye dönüştürülmesi, ardından bu sayısal verilerin uygun şekilde birleştirilmesi esasına dayanır. Bu şekilde, her bir ADC alt blokunun tek başına örnekleyip dönüştürebileceği analog giriş işaretinden çok daha yüksek frekanslardaki analog giriş işaretleri örneklenip dönüştürülebilmektedir. Zaman bölmeli ADC tasarımı için alt blok olarak kullanılacak bir ADC'nin sağlaması gereken özellikler, düşük güç tüketimi, orta çözünürlük, orta örnekleme frekansı, ve yüksek giriş band genişliği olarak sıralanabilir. Gerçek zamanlı osiloskop tasarımları için, çok yüksek hızlı analog-sayısal dönüştürücülere ihtiyaç vardır. Bunun yanısıra, günümüzde orta seviye osiloskoplarda 1 GHz bant genişliği oldukça yaygınken, üst seviye, son teknoloji osiloskoplarda 40 GHz gibi bant genişliklerine ulaşılabilmektedir. Bu gibi osiloskoplarda kullanılan analog-sayısal dönüştürücülerin ise sırasıyla 2 Gsps ve 80 Gsps hızlarında çalışması gerekmektedir. Osiloskopların analog-sayısal dönüştürücü katlarında, giriş işaretinin yüksek bant genişliğine sahip olması ve doğrusal, düşük gürültü ve düşük seğirme (jitter) hatası özelliklerine sahip analog giriş katı elde etmenin oldukça zor olmasından dolayı, çoğunlukla 8 bitten yüksek çözünürlükler kullanılmaz. Pil ile çalışan bazı belirli el tipi osiloskop çeşitleri için, temel olarak, yüksek hıza ulaşmak dışında, analog-sayısal dönüştürücünün güç tüketiminin düşürülmesi de büyük önem kazanmaktadır. Ardışıl yaklaşımlı bellek (Successive approximation register - SAR) tipi analog-sayısal dönüştürücüler, yapıları gereği doğal olarak sahip oldukları düşük güç tüketim özelliklerinden dolayı yüksek hızlı uygulamalarda yaygınlık kazanmaya başladılar. SAR analog-sayısal dönüştürücülerin görece düşük dönüştürme oranlarını telafi etmek için birden fazla analog-sayısal dönüştürücü için zamanda dönüşümlü çalışma (time interleaving) yöntemi uygulanabilir. Zamanda dönüşümlü çalışma uygulamalarında, kullanılacak analog-sayısal dönüştürücü sayısını düşük tutabilmek için, yüksek bant genişlikli, hızlı ve küçük boyutlu bir SAR analog-sayısal dönüştürücü tasarlamak gerekmektedir. Yapılan literatür araştırmaları sonucunda, sayılan özellikleri sağlayabilecek bir yapı olarak ardışıl yaklaşım bellekli (Successive Approximation Register - SAR) ADC yapısı kullanmak uygun görülmüştür. Bu tezin amacı, gelecekteki, zamanda dönüşümlü çalışan analog-sayısal dönüştürücü çalışmaları için, standart 180nm CMOS prosesi kullanarak tasarlanmış olan, bu tip bir analog-sayısal dönüştürücü sunmaktır. Tasarlanan analog-sayısal dönüştürücünün temel özellikleri şöyle sıralanabilir: 1 GHz analog giriş bant genişliği, 20 Msps örnekleme sıklığı, 8-bit çözünürlük, ve Nyquist frekans bölgesinde tüm proses, besleme gerilimi, sıcaklık ve yongadan yongaya değişimler boyunca 6'dan yüksek etkin bit sayısı. Zamanda dönüşümlü çalışma esnasında oluşabilecek uyumsuzlukları azaltmaya destek olması için, analog-sayısal dönüştürücüde offset giderme tekniği kullanılmıştır. Aynı zamanda Referans gerilimleri de ortak kullanılacaktır. 8-bit çözünürlük için kapasitör eşleşme sorunları göz ardı edilebileceği için, dile getirlilmeyecektir. 2 Gsps örnekleme sıklığına sahip bir analog-sayısal dönüştürücü tasarlamak için, bu özelliklerde bir analog-sayısal dönüştürücüden 100 tanesı zamanda dönüşümlü çalıştırılmalıdır. Bu özellikler bu tez çalışmasının konusu dışındadır. Bu çalışmada, 180 nm standart CMOS prosesi kullanılarak, güvenilir ve uygulanabilir, 1 GHz bant genişliğine sahip bir 8-bit, 20 Msps SAR analog-sayısal dönüştürücü tasarımı sunulmaktadır. 3 aşamada offset giderme tekniği uygulanmış 5 aşamalı bir karşılaştırıcı (comparator) tasarlanmış, benzetimlerle karakteristiği çıkarılmış ve serimi çizilmiştir. SAR mantık devresi tarafından sürülen bir tamamen farksal kapasitif sayısal-analog dönüştürücü tasarlanmış ve benzetim yoluyla karakterize edilmiştir. Vref+, Vref- ve Vcm için üç adet referans tamponu (buffer) da tasarlanmış ve benzetim yoluyla karaktesitikleri çıkarılmıştır. Son olarak, analog-sayısal dönüştürücü de olabildiğince etkin bir zamanlama şeması kullanılarak tasarlanıp ayarlanmış, ve offset, farksal doğrusallık (differential linearity - DNL), integral doğrusallık (integral linearity - INL), parazitsiz devingen aralık (spurious free dynamic range - SFDR), işaret gürültü ve saptırma oranı (signal to noise and distortion - SINAD), işaret gürültü oranı (signal to noise ratio - SNR) ve etkin bit sayısı (and effective number of bits - ENOB) karakteristikleri belirlenmiştir. Benzetim sonuçlarına göre, analog-sayısal dönüştürücü, Nyquist frekans bölgesinin tamamında, proses, kaynak gerilimi, sıcaklık ve yongadan yongaya değişimler boyunca 6 etkin bit sayısını aşmakta, nominal durumda ise 7.2 etkin bit sayısına ulaşmaktadır. 1 MHz gibi düşük giriş frekansında, nominal durumda etkin bit sayısı 7.95'e ulaşmaktadır. Güç tüketimi, zamanda dönüşümlü çalışma esnasında ortak kullanılacak olan referans tamponları hariç olmak üzere, tipik olarak 15 mW olarak ölçülmüştür. Bu çalışmanın devamı olabilecek, ileride yapılması düşünülen çalışmalar ise, tasarlanan ADC'nin karakteristik özelliklerinin detaylıca incelenerek daha da yükseltimesi ve güç tüketiminin düşürülmesi, bütün devrenin seriminin yapılarak şematik seviyede alınan sonuçların serim sonrasında da alınmasının sağlanması olarak sıralanabilir. Ayrıca, tasarlanan alt blok kullanılarak, zaman bölmeli bir ADC tasarımı yapılması da çalışma planları arasında bulunmaktadır.
Real time oscilloscopes require very high speed analog to digital (A/D) conversion. 1 GHz bandwidth is common among mid-end oscilloscopes today, whereas up to 40 GHz bandwidth can be achieved by state of the art, high-end oscilloscopes. A/D converters in such oscilloscopes need to be 2 Gsps and 80 Gsps respectively. Due to high bandwidth of the input signal, and difficulty of maintaining a linear, low jitter and low noise analog front-end, most oscilloscopes use no more than 8-bits of resolution in their A/D conversion stages. Other than achieving raw speed, lowering the power consumption of the A/D conversion becomes important for a certain class of battery powered, hand held oscilloscopes. Successive approximation register (SAR) type A/D converters have recently gained popularity in high speed applications due to their inherently low power consumption. To compensate for the relatively low conversion rate of the SAR ADCs, time interleaving of multiple A/D converters can be used. To have a smaller number of A/D converters in a time interleaved application, it becomes necessary to design a high bandwidth, fast and small SAR A/D converter. The purpose of this thesis is to demonstrate the design of such an A/D converter, using a standard 180nm CMOS process, for future work on time interleaving. Main specifications of the A/D converter are 1 GHz analog input bandwidth, 20 Msps sampling rate, 8-bits of resolution, and more than 6 effective number of bits at Nyquist frequency across process, supply, temperature, and chip to chip variations. To help reduce mismatch effects during time interleaving, the A/D converter is offset cancelled, and voltage references will be shared. Capacitor mismatch effects will not be pronounced for 8-bits of resolution. 100-way interleaving of such an A/D converter will be needed to design an 2 Gsps oscilloscope A/D converter, which is out of the scope of this work. Optimization of the design for lowest possible power consumption and smallest area is also beyond the scope of this thesis. In this work, a reliable and feasible 8-bit, 20 Msps SAR A/D converter with 1 GHz bandwidth is presented using 180 nm standard CMOS process. A five stage comparator with 3-stage output offset cancellation is designed, characterized using simulation and laid out. A fully differential capacitive DAC driven by the SAR logic is designed and characterized using simulation. Three reference buffers for Vref+, Vref- and Vcm are also designed and characterized via simulation. Finally, the A/D converter using an effective timing pattern is constructed and characterized for offset, differential linearity (DNL), integral linearity (INL), spurious free dynamic range (SFDR), signal to noise and distortion (SINAD), signal to noise ratio (SNR) and effective number of bits (ENOB). Simulations indicate that at full Nyquist bandwidth, the A/D converter exceeds 6 ENOB across process, voltage, temperature and chip to chip variation, with a nominal results of 7.2 bits. At a low 1 MHz input frequency, the nominal corner shows an ENOB of 7.95. Power consumption is typically 15mW excluding reference buffers, which will be shared during interleaving.