Tez No İndirme Tez Künye Durumu
251839
Track-hold amplifier and multiplying digital to analog converter (MDAC) dedicated to 10 bit 8x100MS/s time interleaved pipeline adc / 8x100MS/s 10 bit zaman aralıklı pipeline analog sayısal çeviricide kullanılmak üzere tasarlanmış izleme-tutma devresi ve çarpıcı dijital analog çevirici (MDAC)
Yazar:NİLAY DAĞTEKİN
Danışman: PROF. DR. ALİ ZEKİ
Yer Bilgisi: İstanbul Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı / Elektronik Mühendisliği Bilim Dalı
Konu:Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering
Dizin:
Onaylandı
Yüksek Lisans
İngilizce
2008
54 s.
Bu çalışmada, 8x100MS/s zaman aralıklı çalışan yüksek çözünürlüklü pipeline analog sayısal çevirici için performans açısından çok kritik iki blok; izleme ve tutma devresi ile çarpıcı sayısal analog çevirici katları tasarlanmıştır. Çeviricinin ön uç devresi olarak, izleme tutma devresi kullanılması, çeviricinin doğrusallık gereksinimlerini önemli ölçüde azaltmıştır. Anahtarlanmış emetör izleyici yapısı ile tasarlanan izleme tutma devresi, Nyquist kriterinin altındaki frekanslar için 10 bit hassasiyet sunmaktadır. Tasarlanan geniş bantlı AB sınıfı kuvvetlendirici ise 12 bit analog sayısal çeviricinin 2.5bit çözünürlüğü olan ilk katında artık kuvvetlendirici olarak yer almıştır ve simulasyon sonuçlarına göre toplam çevrici hatası 1 LSB'den azdır. A sınıfı kuvvetlendirici ile kıyaslandığında güç tasarrufu yapılmadığı gözlenmiştir.
In this study, two critical blocks for a 10 bit 8x100MS/s time interleaved ADC, a track and hold amplifier and a wideband fully differential amplifier are designed to be used in the front end and in the first stage of pipeline ADC respectively. In the front-end of ADC, track and hold amplifier is employed to relax the ADC?s timing requirements. With the designed switched emitter follower THA 10 bit accuracy is achieved under Nyquist condition of 800MS/s. The wide band amplifier was designed as residue amplifier for the first stage of the ADC whose task is to resolve 2.5 bits. The performance was tested in a 12 bit 100MS/s ADC and the total conversion error is less than 1 LSB. It is observed that no power is saved compared to class A amplifier.