Tez No	İndirme	Tez Künye	Durumu
181069		A viterbi decoder using system C for area efficient VLSI implementation / System C kullanılarak bir viterbi kod çözücüsünün alanı verimli tümdevre olarak gerçeklenmesi Yazar:SERKAN SÖZEN Danışman: PROF. DR. MURAT AŞKAR Yer Bilgisi: Orta Doğu Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı Konu:Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering Dizin:	Onaylandı Yüksek Lisans İngilizce 2006 165 s.
Bu tez çalışmasında, SystemC olarak bilinen tasarım ve simülasyon ortamıkullanılarak Viterbi Kod Çözücüsünün tümdevre gerçeklenmesi üzerineçalışılmıştır. Bu amaçla, tümdevre gerçeklemesine yönelik Viterbi KodÇözücüsünün mimarisi iyileştirilmeye çalışılmıştır. Sonuç olarak, iki yeni alanbakımından verimli biçimlendirilebilir Viterbi kod çözücü yapı önerilmiştir.SystemC'nin avantajlarını sergilemek için geleneksel ve SystemC tabanlı tasarımaşamaları karşılaştırılmış ve SystemC'yi destekleyen C++ ortamları listelenmiş,örneklerle kurulumundan bahsedilmiştir.Viterbi kod çözücü sıklıkla Evrişimsel şifrelenmiş mesajların yakınsanmasındakullanılmaktadır. Kaynaklardaki gerçeklemelerde özel kafes yapılarbiçimlendirilerek karmaşıklığın ve alanın azaltılmasına çalışıldığı görülmektedir.Bu tezde, anahtarlama ve hafıza adreslemesindeki karmaşayı yok etmek için kafesyapısının statülerinin yeniden düzenlenmesine dayanan iki yeni alan bakımındanverimli biçimlendirilebilir Viterbi kod çözücü yaklaşımı önerilmektedir.Biçimlendirilebilir Viterbi Kod çözücüsü için önerilen ilk mimari, anahtarlama vehafıza adreslemesindeki karmaşayı azaltmaktadır. Önerilen mimaride statüleryeniden organize edilmekte ve ardışık zaman aralıklarında aynı yapıların tekrarkullanılmasıyla kafes yapıları gerçekleştirilmektedir. Sonuçta, alan küçültülmekteve güç tüketimi azaltılmaktadır. Adresleme karmaşası azaltıldığı için de hızınartması beklenmektedir.kinci alanı verimli Viterbi kod çözücü ise birinci yapının geliştirilmiş birversiyonudur ve kod oranı, kısıt uzunluğu, değişim olasılığı, geriye iz sürümderinliği ve üreteç polinomu gibi parametrelerin biçimlendirilmesine olanaksağlamaktadır.Anahtar Kelimeler: Viterbi Algoritması, Biçimlendirilebilir Viterbi Kod Çözücüsü,SystemC, Evrişimsel Kodlayıcı, En Büyük Olabilirlik Yöntemi.
In this thesis, the VLSI implementation of Viterbi decoder using a design andsimulation platform called SystemC is studied. For this purpose, the architecture ofViterbi decoder is tried to be optimized for VLSI implementations. Consequently,two novel area efficient structures for reconfigurable Viterbi decoders have beensuggested.The traditional and SystemC design cycles are compared to show the advantages ofSystemC, and the C++ platforms supporting SystemC are listed, installation issuesand examples are discussed.The Viterbi decoder is widely used to estimate the message encoded byConvolutional encoder. For the implementations in the literature, it can be foundthat special structures called trellis have been formed to decrease the complexityand the area.In this thesis, two new area efficient reconfigurable Viterbi decoder approaches aresuggested depending on the rearrangement of the states of the trellis structures toeliminate the switching and memory addressing complexity.The first suggested architecture based on reconfigurable Viterbi decoder reducesswitching and memory addressing complexity. In the architectures, the states arereorganized and the trellis structures are realized by the usage of the samestructures in subsequent instances. As the result, the area is minimized and powerconsumption is reduced. Since the addressing complexity is reduced, the speed isexpected to increase.The second area efficient Viterbi decoder is an improved version of the first oneand has the ability to configure the parameters of constraint length, code rate,transition probabilities, trace-back depth and generator polynomials.Keywords: Viterbi Algorithm, Reconfigurable Viterbi Decoder, SystemC,Convolutional Encoder, Maximum Likelihood Method.