

**T.C.
HARRAN ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ**

YÜKSEK LİSANS TEZİ

**İŞARET AKIŞ DİYAGRAMI YÖNTEMİ İLE LOGARİTMİK ORTAM
SÜZGEÇ TASARIMI**

Tuba Nur GÜL

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

**ŞANLIURFA
2014**

Doç. Dr. Ali KIRÇAY'ın danışmanlığında Tuba Nur GÜL'ün hazırladığı “İşaret Akış Diyagramı Yöntemi ile Logaritmik Ortam Süzgeç Tasarımı” konulu bu çalışma 10/07/2014 tarihinde aşağıdaki jüri tarafından oy birliği ile Harran Üniversitesi Fen Bilimleri Enstitüsü Elektrik Elektronik Mühendisliği Anabilim Dalı'nda YÜKSEK LİSANS TEZİ olarak kabul edilmiştir.

İmza

Danışman : Doç. Dr. Ali KIRÇAY

Üye : Prof. Dr. Ramazan TAŞALTIN

Üye : Yrd. Doç. Dr. M. Hadi SUZER

Bu Tezin Elektrik Elektronik Mühendisliği Anabilim Dalında Yapıldığını ve Enstitümüz Kurallarına Göre Düzenlendiğini Onaylarım.

Prof. Dr. Sinan UYANIK
Enstitü Müdürü

Not: Bu tezde kullanılan özgün ve başka kaynaktan yapılan bildirişlerin, çizelge, şekil ve fotoğrafların kaynak gösterilmeden kullanımı, 5846 sayılı Fikir ve Sanat Eserleri Kanunundaki hükümlere tabidir.

İÇİNDEKİLER

	Sayfa No
ÖZET	i
ABSTRACT	ii
TEŞEKKÜR	iii
ŞEKİLLER DİZİNİ	iii
ÇİZELGELER DİZİNİ	vi
SİMGELER DİZİNİ	vii
1. GİRİŞ	1
2. ÖNCEKİ ÇALIŞMALAR	3
3. MATERYAL ve YÖNTEM	10
3.1. Materyal	10
3.1.1. Süzgeçler	10
3.1.1.1. Süzgeç tasarımını etkileyen koşullar	12
3.1.1.1.1. Nedensellik	12
3.1.1.1.2. Kararlılık	13
3.1.1.1.3. Rasyonellik	13
3.1.1.2. Süzgeçlerin sınıflandırılması	14
3.1.2. Logaritmik ortam temel kavramlar	20
3.1.2.1. Genlik uygunlaştırma (companding) tekniği	20
3.1.2.1.1. Zarfsal genlik uygunlaştırma tekniği	23
3.1.2.1.2. Anlık genlik uygunlaştırma tekniği	25
3.1.2.2. ELIN (Externally Linear Internally Nonlinear) sistemler	26
3.1.2.3. Dinamik giriş aralığı	27
3.1.2.4. Translineer devreler	28
3.1.2.4.1. BJT translineer devreler	29
3.1.2.4.2. MOS translineer devreler	32
3.1.2.4.3. Dinamik translineer devreler	34
3.1.5. Logaritmik ortam süzgeçleri	35
3.1.5.1. Logaritmik ortam süzgeç özellikleri	35
3.1.5.2. Logaritmik ortam filtreleme prensibi	39
3.2. Yöntem	43
3.2.1. Logaritmik ortam devre sentez yöntemleri	43
3.2.1.1. Dinamik translineer sentez yöntemi	44
3.2.1.2. Durum uzayı yöntemi	46
3.2.1.3. LC ladder benzetimi sentez yöntemi	50
3.2.1.3.1. Pasif prototip eşdeğeri yöntemi	51
3.2.1.3.2. İşaret akış diyagramı yöntemi	52
4. ARAŞTIRMA BULGULARI ve TARTIŞMA	57
4.1. Temel Logaritmik Bloklar	57
4.1.1. Temel logaritmik ortam hücresi	57
4.1.2. Logaritmik ortam integratör	59
4.1.3. Sönümlü integratör	61
4.1.4. Giriş ve çıkış katları	62
4.2. Tasarım Adımları	63
4.3. Kısa Mesafe İletişim Standartları	65
4.3.1. Kısa mesafe kablolu iletişim	65
4.3.2. Kısa mesafe kablosuz iletişim	66
4.3.2.1. Bluetooth ve wi-fi karşılaştırma	67
4.4. Chameleon: Çok Standartlı Alıcı Tasarımı	68
4.4.1. Doğrudan dönüşümlü alıcı mimarisi	69
4.4.2. Süzgeç frekans cevabı	71
4.5. Butterworth Süzgeç Yaklaşımı	73
4.6. Logaritmik Ortamda 5. Dereceden Butterworth Alçak Geçiren Süzgeç Tasarımı	74
5. SONUÇLAR ve ÖNERİLER	88
5.1. Sonuçlar	88

5.2. Öneriler	89
KAYNAKLAR.....	90
ÖZGEÇMİŞ	97

ÖZET

Yüksek Lisans Tezi

İŞARET AKIŞ DİYAGRAMI YÖNTEMİ İLE LOGARİTMİK ORTAM SÜZGEÇ TASARIMI

Tuba Nur GÜL

Harran Üniversitesi
Fen Bilimleri Enstitüsü
Elektrik Elektronik Mühendisliği Anabilim Dalı

Danışman: Doç. Dr. Ali KIRÇAY

Yıl: 2014, Sayfa: 107

Bu tez çalışmasında, logaritmik ortam devrelerinin incelenmesi amacıyla, işaret akış diyagramı yöntemi ile akım modlu beşinci derece Butterworth alçak geçiren süzgeç tasarımı gerçekleştirilmiştir. Sistemin girişleri ve çıkışları arasında doğrusal bir ilişki elde etmek amacıyla doğrusal olmayan elemanların karakteristiklerine herhangi bir müdahale gerektirmeyen ELIN sistemler tercih edilmektedir. ELIN sistemlerin bir alt sınıfı olan logaritmik ortam süzgeçleri akım modlu, analog ve aktif devre özelliklerini taşımaktadır. Bu yapı doğrudan BJT ve zayıf evirtim bölgesindeki MOS transistörlerin üstel akım-gerilim ilişkisine dayanmaktadır. Hız ve frekans cevabı açısından gerilim modlu devrelere göre daha avantajlı olması, akım modlu devrelere olan ilginin artmasını sağlamıştır. Ayrıca akım modlu devre bloklarının daha düşük besleme gerilimleri ile gerçekleştirilebilmesi oldukça önemli bir üstünlüktür. Tez çalışmasında tasarımı gerçekleştirilen süzgeçler bahsedilen avantajların tümüne sahiptir. Tez çalışması beş bölümden oluşmaktadır: Birinci bölümde konuya genel bir giriş yapılmış; ikinci bölümde, literatürde yer alan konuyla ilgili çalışmalar ayrıntılı olarak incelenmiş; üçüncü bölümde, genel olarak süzgeçler, logaritmik ortam temel kavramları ve sentez yöntemleri ele alınmıştır. Ayrıca sentez yöntemlerinin avantajları ve dezavantajları açıklanmıştır ve işaret akış diyagramı yönteminin diğer sentez yöntemlerinden daha kullanışlı bir sentez yöntemi olduğu belirtilmiştir. Dördüncü bölümde, çift modlu bluetooth/wi-fi alıcı devresi tanıtılmış ve bu alıcı standardını belirleyen beşinci dereceden alçak geçiren butterworth logaritmik süzgeci tasarlanmıştır. Süzgecin kesim frekansı harici akım kaynakları değiştirilerek elektronik olarak ayarlanabilmektedir. Önerilen devrenin tamamı, BJT'ler ve topraklanmış kapasitörler kullanılarak gerçekleştirilmiştir. Bu durum tüm devre teknolojisine uygun devreler elde edilmesini sağlamıştır. Harici olarak doğrusal dahili olarak doğrusal olmayan yapıdan dolayı bu süzgeç düşük bozunum, düşük güç tüketimi, düşük besleme gerilimi ve geniş dinamik çalışma aralığı özelliklerine sahiptir. Ayrıca devre doğrusal eşdeğer devrenin sahip olduğu düşük duyarlılık gibi avantajları da kaybetmemiştir. Tasarlanan süzgecin ORCAD Pspice (v.9.2) benzetim programı ile benzetimi gerçekleştirilmiştir. Farklı transistörler ile elde edilen benzetim sonuçları karşılaştırılmıştır. Çalışmada çeşitli transistör parametrelerinin süzgece olan etkileri ayrı ayrı incelenmiştir. Son bölümde, elde edilen sonuçlar yorumlanmış ve bu sonuçlara dayalı olarak gelecekte yapılması muhtemel çalışmalar tartışılmıştır.

ANAHTAR KELİMELELER: Logaritmik ortam süzgeçleri, İşaret akış diyagramı yöntemi, ELIN süzgeçler, Bluetooth/802.11b çift mod alıcı.

ABSTRACT

MSc Thesis

LOGARITHMIC DOMAIN FILTER DESIGN WITH SIGNAL FLOW GRAPH METHOD

Tuba Nur GÜL

**Harran University
Graduate School of Natural and Applied Sciences
Department of Electrical Electronic Engineering**

**Supervisor: Assoc. Prof. Dr. Ali KIRÇAY
Year: 2014, Pages: 107**

In this study, in order to examine the logarithmic domain circuits, current-mode fifth order Butterworth lowpass filter design are carried out with signal flow graph method. ELIN systems that do not require any intervention on the characteristics of the non-linear elements to achieve a linear relationship between inputs and outputs of the system are preferred. This structure directly is based on the exponential current-voltage relationship of BJT and MOS transistors in weak inversion. In terms of speed and frequency response, being more advantages than voltage mode circuits leads to increase interest in current mode circuits. Also, current-mode circuit blocks can be implemented with lower supply voltage is a very important excellence. Designed filters in this thesis have all of the advantages mentioned. This thesis consists of five chapters: In the first section, a general introduction to the subject is made; in the second section, previous studies in the literature related this subject are examined in detail; in the third section, in general, filters, basic concepts and synthesis methods of logarithmic domain are handled. Also, advantages and disadvantages of synthesis methods are explained and it is defined that signal flow graph method is more useful than other synthesis methods. In the fourth section, dual mode bluetooth/wi-fi receiver is introduced and fifth order lowpass Butterworth logarithmic filter allows the selection of this receiver standart is designed. Cut-off frequency of the filter can be adjusted electronically by changing the external current source. All of the proposed circuit is implemented with BJTs and grounded capacitor. This case provide to obtain circuit is suitable for integrated circuit technology. Because of its externally linear internally non-linear structures, this filter has low distortion, low power consumption, low supply voltage and wide dynamic operating range specifications. In addition, this circuit keeps the advantages of linear equivalent circuit such as low sensitivity. Designed filter was simulated in ORCAD Pspice (v.9.2) simulation programme. The simulation results obtained with the different transistors are compared. In this study, the effects of various transistor parameters on filters examined separately. In the last section, the results obtained are interpreted and the possible future studies on the basis of these results are discussed.

KEY WORDS: Logarithmic domain filters, signal flow graph, ELIN filters, Bluetooth/802.11b dual mode receiver.

TEŐEKKÜR

Çalıőmamın her aőamasında bilgi ve anlayıőıyla bana rehber olan danıőmanım Doç. Dr. Ali KIRÇAY'a, bana sundukları maddi manevi destek ve sonsuz sevgileri için minnettar olduėum deėerli aileme teőekkürlerimi sunuyorum. Ayrıca yüksek lisans eėitimim boyunca bana saėlamıő olduėu 2210 yurt içi yüksek lisans burs desteėinden ötürü TÜBİTAK'a özellikle teőekkür ediyorum.

ŞEKİLLER DİZİNİ

	Sayfa No
Şekil 3.1. a) Nedensel olmayan sistem darbe cevabı b) Nedensel sistem darbe cevabı.....	13
Şekil 3.2. A sınıfı devre yapısı	17
Şekil 3.3. Q_1 transistörüne ait kollektör akımının dalga şekli.....	17
Şekil 3.4. B sınıfı devre yapısı.....	18
Şekil 3.5. B sınıfı çıkış sinyali.....	18
Şekil 3.6. AB sınıfı devre yapısı.....	19
Şekil 3.7. AB sınıfı çıkış sinyali.....	19
Şekil 3.8. Genlik uygunlaştırma tekniği.....	21
Şekil 3.9. a) Doğrusal sistemin dinamik sahası b) Uygunlaştırılmış sistemin dinamik sahası.....	22
Şekil 3.10. Logartimik ortamda genlik uygunlaştırma.....	23
Şekil 3.11. a) Giriş için sıkıştırma b) çıkış için genişletme kazanç fonksiyonları.....	24
Şekil 3.12. a) Giriş için sıkıştırma b) Çıkış için genişletme kazanç fonksiyonlar.....	26
Şekil 3.13. ELIN devre yapısı	27
Şekil 3.14. Dört transistörlü translineer döngü yapısı	30
Şekil. 3.15. Dinamik translineer devrenin temel yapısı.....	34
Şekil 3.16. Temel logaritmik ortam süzgeci.....	35
Şekil 3.17. Birebir ve örten $f(x)$ fonksiyonu.....	36
Şekil 3.18. Logaritmik ortam süzgeci temel çalışma prensibi	37
Şekil 3.19. Aktarım fonksiyonu gruplanma yapısı.....	38
Şekil 3.20. Logaritma fonksiyon grafiği	38
Şekil 3.21. İlk logaritmik ortam süzgeci	40
Şekil 3.22. Logaritmik ortam devre tasarımı mantığı.....	44
Şekil 3.23. Translineer devre yapıları	46
Şekil 3.24. a)A sınıfı devre blok yapısı b)AB sınıfı fark alan tip devre blok yapısı.....	50
Şekil 3.25. Pasif elemanları logaritmik ortama aktarım yapısı	52
Şekil 3.26. Örnek LC Ladder devre	53
Şekil 3.27. Ele alınan devrenin işaret akış diyagramı	54
Şekil 3.28. Logaritmik ortam sistem yapısı	55
Şekil 4.1. Temel logaritmik ortam hücresi	57
Şekil 4.2. Logaritmik bloklarla tanımlı sistem.....	58
Şekil 4.3. Logaritmik ortam sistemlerini doğrusallaştırma:Yöntem1.....	58
Şekil 4.4. Logaritmik ortam sistemlerini doğrusallaştırma:Yöntem2.....	59
Şekil 4.5. Logaritmik ortam terslemeyen integratör.....	59
Şekil 4.6. Logaritmik ortam tersleyen integratör	60
Şekil 4.7. Logaritmik ortam blok yapısı.....	61
Şekil 4.8. Geri beslemeli sistem	62
Şekil 4.9. Sönümlü terslemeyen integratör.....	62
Şekil 4.10. Logaritmik ortam doğrusal sistem blok yapısı	63
Şekil 4.11. Giriş ve çıkış katları.....	63
Şekil 4.12. Örnek bir işaret akış şeması	64
Şekil 4.13. Logaritmik ortam işaret akış diyagramı	64
Şekil 4.14. Kısa mesafe iletişim standartları	65
Şekil 4.15. Çift mod Bluetooth/802.11b alıcı	70
Şekil 4.16. Bluetooth modu için farklı yaklaşımlı iki süzgecin BER performansı.....	71
Şekil 4.17. Farklı bant genişlikleri için alçak geçiren süzgeç BER performansı	72
Şekil 4.18. Wi-Fi modunda farklı yaklaşımlı süzgeçlerin BER performansı.....	73
Şekil 4.19. Butterworth süzgeç genlik cevabı.....	74
Şekil 4.20. 5. Dereceden alçak geçiren Butterworth süzgeç LC Ladder yapısı	75
Şekil 4.21. Doğrusal sinyal akış diyagramı	76
Şekil 4.22. Logaritmik ortam işaret akış diyagramı	76
Şekil 4.23. Logaritmik ortam 5. derece Butterworth alçak geçiren filtre	78
Şekil 4.24. Önerilen süzgeç Bluetooth mod genlik cevabı	80
Şekil 4.25. Önerilen süzgeç Bluetooth mod frekans cevabı	80

Şekil 4.26. Farklı kapasite değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı	82
Şekil 4.27. Farklı saturasyon akım değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı	82
Şekil 4.28. Farklı kazanç faktörü değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı.....	83
Şekil 4.29. Farklı parametre toleransları için önerilen süzgeç Bluetooth mod kazanç cevabı	83
Şekil 4.30. Önerilen filtre Bluetooth mod zaman ortamı cevabı.....	84
Şekil 4.31. Önerilen süzgeç Wi-Fi mod kazanç cevabı	85
Şekil 4.32. Önerilen süzgeç Wi-Fi mod frekans cevabı	85
Şekil 4.33. Farklı kapasite değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı	86
Şekil 4.34. Farklı saturasyon akım değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı	86
Şekil 4.35. Farklı kazanç faktörü değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı	87
Şekil 4.36. Farklı parametre toleransları için önerilen süzgeç Wi-Fi mod kazanç cevabı	87

ÇİZELGELER DİZİNİ

	Sayfa No
Çizelge 4.1. Butterworth süzgeç normalize eleman değerleri.....	79
Çizelge 4.2. Butterworth süzgeç logaritmik ortam eleman değerleri.....	79

SİMGELER DİZİNİ

AC	Alternative Current
BJT	Bipolar Junction Transistor
C_{ox}	Oksit kapasite
CMOS	Complementary Metal-Oxide Semiconductor
DC	Direct Current
g_m	Transistör geçiş iletkenliği
H(s)	Transfer fonksiyonu
I_s	Diyotun ve transistörün sızıntı akımı
K	Boltzmann sabiti ($1.3806568 \times 10^{-23} \text{ JK}^{-1}$)
L	MOS transistör uzunluğu
MOS	Metal Oxide Semiconductor
OPAMP	Operational Amplifier
OTA	Operational Transconductance Amplifier
q	Bir elektronun yükü ($1.602 \times 10^{-19} \text{ C}$)
SPICE	Simulation Program with Integrated Circuit Emphasis
T	Derece Kelvin
t	Klasik boyutlu zaman
V_T	Yarıiletken malzemenin sıcaklığa bağlı gerilimi (thermal voltage)
VLSI	Very Large Scale Integration
W	MOS transistör genişliği
ω	Açısal frekans
ω_0	Kutup frekansı
μ	Hareketlilik
τ	Boyutsuz zaman

1. GİRİŞ

İlk süzgeç devreleri tamamıyla pasif elemanlar kullanılarak gerçekleştirilmiştir. Bu devrelerde, pasif devre elemanlarından kaynaklanan sıcaklık değişkeninden yüksek oranda etkilenme, elektronik olarak ayarlanamama ve büyük boyut gibi dezavantajlar ortaya çıkmıştır (Sedra ve Smith, 1998; Baki, 2001). Süzgeç tasarımı aşamasında; geniş çalışma aralığı, yüksek frekanslarda düşük bozunum, parazit etkisinin en az olması, çalışma frekansının elektronik olarak ayarlanabilmesi, düşük besleme gerilimi, düşük güç tüketimi, minimum eleman sayısı ve maliyet istenen özelliklerdir. Aktif süzgeç tasarımı ile bahsi geçen bu üstünlükler elde edilebilmiştir. Aktif süzgeçler doğrusal olmayan belirli bir aralıkta doğrusal olarak çalıştığı kabul edilen elemanlarla gerçekleştirilmektedir.

Giriş sinyaline karşılık sistemin üreteceği çıkış sinyalinin kolay tahmin edilebilmesi ve aradaki ilişkinin formüle edilebilmesinden dolayı sistemlerin doğrusal olarak tasarımı çok kullanılan bir yöntemdir. Fakat doğrusallaştırma işlemi devre sentezinde sorunların ortaya çıkmasına sebep olmuştur. Sistem elemanlarının bireysel olarak doğrusal bölgede çalıştırılmasının zorunlu olmamasından dolayı elemanları doğrusallaştırmak yerine yalnızca sistemin giriş ve çıkışı arasında doğrusal bir ilişkinin korunması yeterli olduğu düşüncesiyle doğrusallaştırma problemine yeni bir yaklaşım getirilmiş olmaktadır (Roberts ve Leung, 2002). İşaretin işlendiği ortamın doğrusal olmamasına karşın, giriş-çıkış işaretleri arasında geniş dinamik çalışma aralığında doğrusal bir ilişki sağlayan logaritmik ortam devreleri bu yaklaşım sonucunda ortaya konulmuştur (Arslanalp, 2003; Seevinck, 1990; Tsvividis ve ark., 1990).

Logaritmik ortam devrelerinde, doğrusal olmayan devre elemanları sınırlandırılmamış doğal öz eğrilerinde doğrusal olmayan salınımları ile çalışmaktadır. Bundan dolayı doğrusallığı arttırmak için ilave eleman kullanımından kaynaklanan çalışma aralığının daraltılması sorunu ortadan kalkmıştır (Ercan, 2007).

Akım modlu ve aktif süzgeç olarak tasarlanan logaritmik ortam devreleri bir tasarımcının isteyeceği birçok özelliği aynı anda sağlamasından dolayı oldukça avantajlıdır. Bu tez çalışmasında tasarımı yapılan süzgecin logaritmik ortamda gerçekleştirilmesiyle bu avantajların elde edilmesi sağlanmıştır. İşaret akış diyagramı yöntemi kullanılarak bluetooth/wi-fi alıcı devresinde iletişim standardını belirleyen süzgecin tasarımının gerçekleştirilmesi amaçlanmıştır. Literatür incelemesi sonucunda istenilen işlemi elde edebilmek için yüksek mertebeli Chebyshev ya da Butterworth alçak geçiren süzgecin kullanılabileceği görülmüştür (Emira, 2003). Bahsi geçen süzgeçler farklı yöntemlerle gerçekleştirilmiştir (Ölmez, 2011). Fakat bu çalışmada ilk kez logaritmik ortamda LC ladder benzetimine dayalı işaret akış diyagramı yöntemi kullanılarak tasarlanmıştır. İşaret akış diyagramı, beşinci dereceden Butterworth alçak geçiren süzgeç için eşdeğer pasif devre karşılığından yola çıkılarak oluşturulmuştur. Bu yöntem ile beraber yüksek dereceden süzgeç tasarımı için birinci dereceden süzgeçlerin kaskat bağlanmasından daha kullanışlı bir yöntem elde edilmiştir. Önerilen süzgecin kesim frekansı harici akım kaynaklarının değerleri değiştirilerek ayarlanabilir. Bu süzgeç yapısı düşük gerilim, düşük güç uygulamalarında oldukça kullanışlıdır. Devre sadece BJT ve topraklanmış kapasiteler ile gerçekleştirilmiş olup simetrik besleme gerilimi uygulanmıştır. Teorik bilgileri desteklemek amacıyla gerçekleştirilen benzetim işlemlerinde ORCAD Pspice (v.9.2) benzetim programı kullanılmıştır. Benzetim sonucunda elde edilen sonuçlar yorumlanarak teorik bilgilerle doğruluğu desteklenmiştir. Sonuçlar ideal ve AT&T CBIC-U2 transistörler kullanılarak gerçekleştirilmiştir. Yapılan Monte Carlo analizi ile transistör parametrelerinin logaritmik süzgeç cevabına etkisi incelenmiştir. Bu analiz tasarımı yapılan devrelerin doğrusal eşdeğerlerinin taşıdığı düşük hassasiyet gibi olumlu karakteristikleri kaybetmeden devam ettirdiğini göstermiştir.

2. ÖNCEKİ ÇALIŞMALAR

Bir giriş sinyalinin genliğini ve fazını işleyerek istenilen karakteristikte çıkış işareti elde etmek için tasarlanan süzgeçlerle ilgili teori ilk kez 1915 yılında Cambell ve Wagner tarafından elektrik dalga süzgecinin bulunmasıyla ortaya atılmıştır (Johnson, 1976). Süzgeç teorisi iki ana grupta incelenebilir: Cambell, Zobel ve ark. (1920) tarafından geliştirilen klasik süzgeç teorisi ve Cauer, Darlington ve ark. (1930) tarafından geliştirilen modern süzgeç teorisi. Gerçekleştirilen süzgeçlerin büyük boyutlarda olması ve sıcaklık parametresine yüksek duyarlılık göstermesi nedeniyle yeni çalışmalar ve yaklaşımlar ortaya atılarak bu olumsuz durumlar ortadan kaldırılmaya çalışılmıştır (Baki, 2001; Sedra ve Smith, 1998). Bahsi geçen sorunlara çözüm olan aktif süzgeçler; boyut ve ağırlıkta azalma, devre güvenilirliğinde artış, düşük maliyet, performans artışı, parazitlerde azalma, daha basit tasarım, daha geniş bir transfer fonksiyon kümesini gerçekleştirme ve birden büyük gerilim kazancına sahip olma gibi özellikleriyle tasarımcıların ilgi odağı haline gelmiş ve 1930-1950 yılları arasında aktif devre elemanları ve fabrikasyon teknolojisinde büyük ilerlemeler olmuştur. Aktif süzgeç alanındaki ilerlemeler 1960lı yıllarda işlemsel yükseltecin bulunmasıyla ivme kazanmıştır. Aktif süzgeç ailesinin bir üyesi olan logaritmik ortam süzgeci ilk kez Adams (1979) tarafından ortaya atılmıştır. Belirli kurallar dahilinde bir sentez yöntemi sunmayan bu logaritmik ortam alçak geçiren süzgeç; kondansatör, akım kaynağı ve diyot kullanılarak gerçekleştirilmiştir (Adams, 1979). Bu devre yapısı kullanılan elemanlar bakımından diğer süzgeç uygulamalarına göre birçok üstünlük barındırmaktadır. Logaritmik ortamda tasarım temelde BJT'nin veya zayıf evirtim bölgesindeki MOS'un I-V karakteristiğine dayanmaktadır. Hedeflenen bir özellik olarak geniş dinamik giriş aralığını sağlayabilmek amacıyla Tsividis (1990), Adams'ın teorisine ek olarak companding yapıyı kullanma fikrini ortaya atmıştır. Bu fikrin paralelinde Seevinck akım modlu companding yapı kullanarak logaritmik ortam süzgecini gerçekleştirmiştir (Seevinck, 1990). Elde edilen bu ilerlemelerden sonra araştırmacılar tarafından birçok farklı sentez yöntemi literatüre kazandırılmıştır (Frey, 1996b; El – Gamal ve Roberts, 1997; Mulder, 1998). Frey (1993) logaritmik

ortamda süzgeç sentezi için durum uzayı yöntemini geliştirerek bu alandaki çalışmaların artmasını sağlamıştır. Bu yöntemde BJT doğrudan doğrusal durum uzayı diferansiyel denklemleriyle ifade edilerek kullanılabilir. Frey çalışmasında Adams'tan farklı olarak durum uzayı sentez yöntemiyle sistematik olarak logaritmik ortam süzgeç tasarımının gerçekleştirilebileceğini ortaya koymuştur (Frey, 1993a; Frey, 1996a). Edwards ve Cauwenberghs, yaptıkları çalışmada durum uzayı sentez yöntemini kullanarak birinci dereceden logaritmik ortam süzgeçini blok şeklinde tasarlamış ve bu bloklardan faydalanarak ikinci dereceden bant geçiren süzgeç devresi gerçekleştirmiştir (Edwards ve Cauwenberghs, 2000). Araştırmacılar durum uzayı sentez yöntemini kullanarak logaritmik ortamda farklı devre tasarımlarına yönelerek literatüre katkıda bulunmuş ve ilerleyen yıllarda yöntemi osilatörlere uygulamışlardır (Kırçay, 2007; Thanachayanont ve ark., 1995). Yapılan bazı farklı çalışmalar incelendiğinde durum uzayı sentez yönteminin süzgeç devrelerinde bozulmayı elimine edici blok tasarımında da kullanıldığı görülmektedir (Frey, 1999).

Toumazou BJT'nin üstel I-V karakteristiğinin yanı sıra zayıf evirtim bölgesinde MOS transistörü kullanılarak logaritmik ortam süzgeçlerinin gerçekleştirilebileceğini göstermiştir (Toumazou ve ark., 1995). Toumazou çalışmasını düşük enerji operasyonunda gerçekleştirmiştir. Bu konuyla ilgili olarak ilk deneysel çalışmalar ise Perry ve Roberts tarafından yapılmıştır (Perry ve Roberts, 1995). MOS transistörün zayıf evirtim bölgesinde çalışmasıyla elde edilen devreye ait deneysel sonuçlar Ngarmnil tarafından literatüre sunulmuştur (Ngarmnil ve ark., 1995). Bir diğer deneysel uygulama olarak, NPN transistörlerin kullanımıyla yüksek frekans uyumlu logaritmik ortam osilatörü tasarlanmış ve denenmiştir (El-Gamal ve Roberts, 2002). Logaritmik ortamda gerçekleştirilen osilatör çalışmaları bununla sınırlı kalmamış ve konuyla ilgili bir çok uygulama literatüre kazandırılmıştır. Bu örneklerinden biri Özoğuz tarafından gerçekleştirilen kaotik osilatördür. Bu çalışmanın deneysel gerçekleştirilmesi BC serisi transistör elemanları kullanılarak yapılmıştır (Özoğuz, 2001). Psychalinos ve Souliotis osilasyon durumunun ve frekansının bağımsız olarak ayarlanabildiği çok fazlı sinüsoidal osilatörü gerçekleştirmiştir. Bu osilatör logaritmik ortam tersleyen ve terslemeyen

integratörlerden sentezlenmiştir (Psychalinos ve Souliotis; 2007). Logaritmik ortam çok fazlı sinüsoidal osilatörler daha yüksek frekanslarda çalışabilecek şekilde gelişme göstermiştir (Prommee ve ark., 2010).

Hard disk sürücü uygulamalarında genlik uygunlaştırma tabanlı bir süzgeç tasarlanarak logaritmik ortam süzgeçlerinin belirli bir sistemde çalıştırılması konusu ele alınmış ve deneysel çalışmalar gerçekleştirilmiştir (Baki ve El-Gamal, 2003). Yapılan çalışmalarda yaygın olarak entegre teknolojisi ve özel elemanlar kullanılmaktadır. Tola ve ark. (2004) tarafından sunulan birinci dereceden A sınıfı logaritmik ortam süzgeci bu yaygın kullanımın dışında gerçekleştirilen deneysel çalışmaların en güzel örneklerinden biridir.

Mulder ve ark. tarafından “*Translineer Süzgeç*” teriminin tanımlanmasıyla genel bir tasarım metodu yayınlanmıştır (Mulder, 1998; Mulder ve ark., 1997). Translineer devre prensibi BJT ve MOS transistörün zayıf evritim bölgesindeki karakteristiklerindeki üstel akım ve gerilim ilişkisine dayanmaktadır. İlk translineer devre örnekleri, bir akım yükseltici ve çarpıcı şeklinde tasarlanmıştır (Gilbert, 1968a; Gilbert, 1968b). Translineer devre prensibini formülize ederek Gilbert (1975) süzgeç analizi ve sentezi için birçok yeni yol açmıştır. Özellikle yüksek dereceli süzgeçlerin kolay bir şekilde tasarımını sağlayan çeşitli yöntemler araştırmacılar tarafından ortaya konmuştur. Bu yöntemlerden biri Feştıla ve ark. (2007) tarafından sunulan doğrusal ortam elemanlarının doğrusal olmayan logaritmik ortam elemanlarına dönüşümü ile logaritmik ortam devrelerinin tasarımı yöntemidir. Bir diğer yöntem ise pasif elemanların üstel hücreler (E – Cells) yardımıyla benzetimi yöntemidir (Kontogiannopoulos ve Psychalinos, 2005). E-Cell hücreleriyle farklı derece ve yapıda logaritmik ortam filtreleri gerçekleştirilmiştir (Dindar, 2013; Ip ve ark., 2009). Literatürde bu yöntemlerden farklı olarak Gm–C süzgeç sentezine dayalı sentez yöntemleri de sunulmuştur (Mahattanakul ve Toumazou, 1998; Farshidi, 2010). Ayrıca dalga değişkenleri kullanılarak (*Wave Active Filters, WAF*) her bir pasif elemanın tanımlanan dalga değişkenleri yardımıyla logaritmik ortama aktarımı gerçekleştirilebilir (Psychalinos ve ark., 2004; Fragoulis ve ark., 2007). Tüm bu yöntemlerin dışında kullanılan işaret akış diyagramı yöntemi bu tez çalışmasında da

tercih edilmiştir.

LC ladder benzetimu yönteminde iki yaklaşım söz konusudur:

- Bileşen-Benzetim yaklaşımı
- İşlemsel-Benzetim yaklaşımı

P. O. Brockett ve A. Sedra (1976) tarafından reaktif elemanlar ile aktif integratörler arasında birebir eşleme yapılarak işaret akış diyagramı yöntemi uygulaması gerçekleştirilmiştir. Ken Martin ve Adel S. Sedra (1978) ise bir diğer yaklaşım yöntemini kullanarak aktif süzgecin LC ladder prototipinin işlemsel benzetim yöntemi ile elde edilebilmesi için sistematik bir prosedür geliştirmiştir. Bir tasarımcı için geniş dinamik çalışma aralığının devre tasarımında önemli bir kriter olduğunu düşünen Martin ve Sedra (1977) işaret akış diyagramı yöntemini kullanarak tüm frekans aralığında sinyalin maksimum değerinin alınmasını sağlamıştır. Bu sentez yöntemi farklı derece, tür ve yaklaşıma sahip logaritmik ortam süzgeçler elde edebilmek için yaygın olarak kullanılmıştır. 1995 yılında işaret akış diyagramı yöntemi kullanılarak yüksek dereceden bir Chebyshev süzgeç tasarlanmış ve çalışma performansı incelenmiş; daha sonra bu tasarım pratik olarak entegre teknolojisi kullanılarak gerçekleştirilmiştir (Perry ve Roberts, 1995; Perry ve Roberts, 1996). Bu çalışmayla beraber işaret akış diyagramı yöntemi kullanılarak elde edilen aktif devrelerin entegre teknolojisine uyumlu olduğu görülmüştür. Ayrıca Perry ve Roberts (1997) tarafından önerilen integratör yapısına yapılan ilavelerle yeni bir integratör tasarlanmış ve işaret akış diyagramı kullanılarak ikinci dereceden bant geçiren logaritmik ortam süzgeci tasarlanmıştır (El-Gamal ve Roberts, 1997). Bu yöntemin diğer bir uygulaması olarak Psichalinos ve Vlassis üçüncü dereceden eliptik süzgeç tasarımını gerçekleştirmiştir (Psichalinos ve Vlassis, 2002). Literatürde yer alan bu çalışmalar doğru temel hücrelerle işaret akış diyagramının yüksek dereceden süzgeç tasarımında kolaylıkla uygulanabileceğini göstermiştir.

Zayıf evirtim bölgesinde yapılan çalışmalarından farklı olarak güçlü evirtim bölgesindeki MOS yapısına dair genel bir yöntem Mulder ve ark. (1996b) tarafından aynı zamanda bağımsız olarak Payne ve ark. (1996) tarafından tasarlanmıştır.

Diğer tüm elektronik devrelerde olduğu gibi logaritmik ortam süzgeç devrelerinde de gürültü, bozulma gibi istenmeyen etkiler bulunmaktadır. Devrelerin iyileştirilmesi için çalışılırken birçok araştırmacı gürültü analizi alanında yarar sağlayan çalışmalar üzerinde yoğunlaşmıştır (Tsividis, 1997; Serdijn ve ark. 1997; Punzerberger ve ark. 1997b; Mulder ve ark. 1998; Mulder ve ark. 2000). Gürültü ve bozulmalarla ilgili analiz yöntemleri geliştirilmiştir (Tola, 1999; Toth ve ark., 2000).

Süzgeçlerin sınıflandırılmasında, işledikleri sinyaller ayırıcı bir faktör olarak ele alınmaktadır. Akım sinyalini kullanan bir devre akım modlu olarak tanımlanırken, gerilim sinyalini kullanan bir devre gerilim modlu olarak tanımlanmaktadır. İşlemsel yükselteç, gerilim modlu devre elemanlarına verilebilecek en iyi örnektir (Tola, 1999). Logaritmik ortam devreleri BJT'nin doğrusal olmayan karakteristiğine dayanan akım modlu devrelerdir. Yüksek bant genişliği, yüksek çalışma aralığı, basit devre yapısı ve düşük güç tüketimi gibi özellikler akım modlu devrelerin en çok ilgi çeken özellikleridir. Akım sinyalinin matematiksel olarak ifade edilebilmesindeki kolaylık, akım modlu devrelerin analiz ve sentezlerinde daha pratik olunmasına imkan sağlamıştır. Akım modlu devrelerin bu özelliği göz önünde bulundurulduğunda, bu devrelerin transistör seviyesinde entegre yapılara gerilim modlu devrelere göre daha uygun olduğu görülmektedir (Kılınç, 2006). En önemli süzgeç özelliklerinden biri olan bant genişliği, gerilim modlu devrelerde yüksek değerli dirençler nedeniyle sınırlanmaktadır. Akım modlu devrelerde düğüm empedanslarının ve gerilim dalgalanmalarının küçük olması, zaman sabitinin küçülmesini sağlar ve buna bağlı olarak parazitik kapasiteler için dolma ve boşalma süreleri düşer. Yüksek frekansta çalışmaya elverişli olduklarından iletişim uygulamalarında yaygın kullanım alanına sahiptirler (Kılınç, 2006). Ayrıca akım modlu devreler düşük besleme geriliminde çalışırlar. Tüm bu özellikler göz önüne alındığında analog devre tasarımlarında düşük gerilim/güç tüketimi ve yüksek frekans istenilen uygulamalarda akım modlu devreler tercih edilmektedir. Akım modlu devreler sınıfında yer alan logaritmik ortam süzgeçlerinin düşük gerilim uygulamaları için uygun olduğunu Punzenbenger ve Enz (1995) yaptıkları çalışma ile göstermiş ve 1.2 V beslemeli 65 dB AB sınıfı devre yapısı çalışması ile bu fikri

güçlendirmişlerdir (Punzenberger ve Enz, 1997a). Logartimik ortam süzgeçlerinin yüksek frekanslarda (yüzlerce MHz'den GHz'e kadar) programlanabildiğine ilişkin birçok tasarım ise literatürde yer almaktadır (Frey, 1996b; Frey, 1997; El – Gamal ve ark., 2000).

Kablosuz iletişim teknolojisi dünyanın her yerinden kolaylıkla erişilebilir duruma gelmiş ve kablosuz iletişim pazarı oldukça büyük bir ilerleme kaydetmiştir. Milyonlarca kullanıcı her gün cep telefonu ya da başka herhangi bir kablosuz iletişim aracı kullanarak bilgi alışverişinde bulunmaktadır. Bluetooth teknolojisi bilgisayar, cep telefonu, modem gibi cihazlar arasında düşük mesafede kablosuz iletişim sağlamaktadır. Yaygın olarak kullanılan diğer bir bilgi erişim ve paylaşım yöntemi ise ağ kullanımıdır. Donanımlar arasında ucuz ve yüksek hızlı bağlantı sağlayan yerel alan ağı (LAN) gibi protokoller ağ kullanımına örnek olarak verilebilir. Kablosuz internet erişimi sağlayan wi-finin amacı ve en büyük faydası hareketliliği ve esnekliği arttırmasıdır (Mohieldin and Sanchez-Sinencio, 2004). Kablosuz iletişimin sağlanabilmesi için kullanılan alıcıların belli kriterleri ve avantajları barındırmasına yönelik çalışma ve tasarımlar yapılmıştır. Fakat bütün tasarımcılar farklı üstünlükler üzerinde durmuştur. Düşük güç tüketimi, düşük fiyat (Darabi ve ark., 2001; Yomo ve ark., 2012; Cho ve ark., 2004), gürültü ve bozulmalara dayanım (Heegard ve ark., 2003) gibi avantajlar üzerinde durulan üstünlükler arasında sıralanabilir. Teknolojinin gelişmesine dayalı olarak daha düşük alanda daha fazla işlem gerçekleştirebilme olanağı ile alıcılar hem bluetooth iletişim standardını hem de wi-fi iletişim standardını destekleyebilecek şekilde tasarlanmıştır. Dardari ve ark. (2003) yaptıkları çalışmada fiziksel şartlar ve ortam erişim yönlerini göz önünde bulundurarak çift modlu bir alıcı için metodoloji sunmuşlardır. Alıcılar, analog dijital dönüştürücü, toplayıcı, süzgeç gibi birçok blok yapının bir araya gelmesiyle elde edilmektedir. Bluetooth/wi-fi alıcıda mod değişimi için üç farklı yaklaşım vardır: Bluetooth ve wi-fi modları için doğrudan dönüşüm yöntemi (DCR), bluetooth modu için düşük-IF (Intermediate Frequency) ve wi-fi modu için DCR, bluetooth ve wi-fi modları için düşük-IF yöntemi. Büyük bant genişliği ve düşük güç tüketiminden dolayı en kullanışlı yöntem iki alıcı modu için de DCR yaklaşımını kullanmaktır (Emira, 2003). Süzgeçler alıcı devresinde farklı işlemleri gerçekleştirmek için

kullanılmaktadır. DCR yaklaşımındaki mod seçimi bu işlemlerden biridir. Bu işlem amacıyla, Emira ve ark. (2004), 5. dereceden OTA-C Butterworth alçak geçiren süzgeç devresini kullanmışlardır. Bant geçiren ya da alçak geçiren çeşitli süzgeç devreleri benzer şekilde mod seçimi için alıcı devresine entegre edilmiştir (Zhang ve ark., 2003; Zannoth ve ark., 2004; Cho ve ark., 2004; Xia ve ark., 2006). Sheng ve ark. (2003), düşük-IF bluetooth devresinde istedikleri özellikleri elde edebilmek için dördüncü dereceden Chebyshev ya da altıncı dereceden Butterworth alçak geçiren süzgeç kullanabilecek iken grup gecikmesinin daha düşük olması ve OTA eşdeğeri ile daha iyi bir eşleşme sağlamasından dolayı Butterworth süzgeç kullanmayı tercih etmişlerdir. Yomo ve ark. (2012) ise alçak geçiren aktif RC devresini dalgalanmaları düşürmek için kullanmıştır. Bu süzgecin kesim frekansı ancak direnç ve kondansatör değerinin düşmesi ile sağlanabilmektedir. Elektronik devreler için bu istenmeyen bir durumdur. Logaritmik ortamda yapılan çalışmalarda ise kesim frekansı ve kazancın elektronik olarak ayarlanabilmesi süzgeç tasarımı adına önemli bir gelişme olmuştur (Ölmez, 2011). Literatürde CMOS, BJT, OTA-C ve Op-amp gibi farklı elemanlarla tasarlanmış birçok alıcı uyumlu süzgeç bulunmaktadır (Ölmez, 2011; Cho ve ark., 2004; Sheng ve ark., 2002).

3. MATERYAL ve YÖNTEM

3.1. Materyal

3.1.1. Süzgeçler

Genel olarak bir elektronik devre giriş, çıkış ve matematiksel model olmak üzere üç yapıdan oluşur. İstenilen özellikleri gerçekleştirecek şekilde matematiksel model tanımlanırken çalışma ortamı matematiksel modelin değişkenine göre belirlenmektedir. Zaman ortamında tanımlı matematiksel bir model söz konusu ise sistemin zaman ortamında tanımlanmış zamana bağlı bir geçiş fonksiyonu mevcuttur. Zaman ortamında diferansiyel denklem olan matematiksel bağıntı, Laplace ortamında transfer fonksiyonu olarak adlandırılmaktadır (Van Valkenburg, 1987).

Elektronik sistemlerin önemli devre bloklarından birisi olan süzgeçler girişlerine uygulanan elektriksel işaretlerin frekans bileşenlerinden istenmeyenleri engelleyerek istenen değerleri geçiren, aynı zamanda elektriksel işaretleri harmoniklerden ve parazitlerden arındırmaya yarayan elektronik devrelerdir.

Süzgeçler birçok uygulama alanına sahiptir. Genellikle doğru bileşenlerin süzülmesinde, gürültü azaltmada, rezonanstan kaçınmada veya rezonans oluşturmada, işaret biçimlendirmede, işaret zayıflatmada ve güç faktörü düzeltmede kullanılırlar. Elektrik-elektronik sistemlerde çok önemli elemanlar olan süzgeçler özellikle radyo, televizyon, ses, resim ve veri haberleşmesinde gerekli devrelerdir. Süzgeçler, telefon devreleri için olmazsa olmaz devre yapılarıdır, telefon devreleri süzgeç yapısı olmadan gerçekleştirilemezler. Ayrıca ses ve elektronik müzik uygulamalarında önemli işlevleri vardır. Ayrıca sismoloji, jeofizik, tıbbi elektronik, beyin dalgaları ve uzaktan ölçüm gibi birçok bilimsel araştırma konusunda da çok önemli işlevleri mevcuttur.

Süzgeçler, frekans bağımlı bir şekilde sinyalleri işleyen ağlardır. Bir süzgeç

temel olarak kapasitör ve indüktör empedansının frekansa bağımlı doğası incelenerek açıklanabilir. Örneğin, paralel bağlantısında reaktif empedans olan bir gerilim bölücü düşünülecek olursa, frekans değiştikçe reaktif empedans değeri değişir ve gerilim bölücü oranı değişir. Bu şekilde giriş/çıkış transfer fonksiyonunun frekansa bağlı değişimi elde edilir.

Bir süzgecin transfer fonksiyonu süzgecin girişine uygulanan işaret ile çıkışında elde edilen işaretin oranıdır. Denklem (3.1) m. dereceden bir transfer fonksiyonu ifade etmektedir.

$$H(s) = \frac{n_K s^K + n_{K-1} s^{K-1} + n_{K-2} s^{K-2} + \dots + n_0}{s^M + d_{M-1} s^{M-1} + d_{M-2} s^{M-2} + \dots + d_0} \quad (3.1)$$

Denklemdaki sabitler;

K: Pay polinomunun derecesi,

M: Payda polinomunun derecesi,

n_i : Pay polinomunun katsayıları,

d_i : Payda polinomunun katsayıları olarak tanımlanır.

Denklem (3.1)'de verilen transfer fonksiyonu, fonksiyonun sıfırları ve kutupları cinsinden yazılacak olursa denklem (3.2) elde edilir.

$$H(s) = \frac{n_K (s-z_1)(s-z_2)(s-z_3)\dots(s-z_K)}{(s-p_1)(s-p_2)(s-p_3)\dots(s-p_M)} \quad (3.2)$$

Bu gösterim şeklinde $z_1, z_2, z_3 \dots z_K$ terimleri transfer fonksiyonunun sıfırlarını, $p_1, p_2, p_3 \dots p_M$ terimleri ise fonksiyonun kutuplarını ifade etmektedir. Süzgecin transfer fonksiyonu süzgecin gösterdiği karakteristik özellikleri tanımlar. Fakat bu karakteristik özellikler uygulamada çeşitli faktörlerden dolayı değişiklik gösterir.

Giriş işaretinin geçtiği frekans bölgesine süzgecin iletim bandı, işaretin durduğu bölgeye ise süzgecin durdurma bandı denir. İdeal bir süzgeç keskin geçiş bandı ve durdurma bandı özellikleri göstermektedir. Ayrıca ideal bir süzgeç geçiş

bandında sabit genlik cevabı ve durdurma bandında sıfır genlik cevabı verir. Süzgeç tasarımında en önemli kriter ideal süzgeç yapısına yakın karakteristik özelliklere sahip süzgeç elde edebilmektir. Fakat idealliğin elde edilmesi imkansız olduğundan tasarım amacına bağlı olarak bazı kabuller yapılır.

Belirli amaçlar doğrultusunda tasarlanan sistemlerden beklenen görevler ve bu görevlerin gerçekleşme doğruluğu/süresi inceleme gerektiren önemli konulardır. İstenilen görevi yerine getirmesi amacıyla tasarlanan sistemin performansını etkileyecek koşulların sentez aşamasında bilinmesi ve sentez sürecine dahil edilmesi gerekmektedir (Deliyannis ve ark., 1999).


3.1.1.1. Süzgeç tasarımını etkileyen koşullar

Süzgeç tasarımını etkileyen koşulların tasarım aşamasında iyi analiz edilmesi gerekmektedir. Bu koşullar nedensellik, rasyonellik ve kararlılık olarak sıralanabilir (Deliyannis ve ark., 1999). Tasarım kriterleri kullanılarak sistemin ne yapması gerektiği ve nasıl yaptığı belirlenebilir.

3.1.1.1.1. Nedensellik

Herhangi bir anda sistemin çıkışı sadece o andaki ve geçmişteki girişlere bağlıysa o sisteme nedensel sistem denir. Nedensel sistemlerde sistem çıkışının bulunması için gelecekteki giriş değerine ihtiyaç duyulmaz.

Sayısal sistemlerde kullanılan bellek elemanı nedensellik kriterinin taşıdığı önemi azaltırken analog sistemlerin gerçekleştirilmesi için nedensellik gerek şarttır. Analog bir devrenin nedenselliğinin araştırılması için girişe uygulanan birim darbe işaretine sistemin verdiği cevaba bakılır. Devrenin nedensel olabilmesi için $t < 0$ durumunda birim darbe cevabının sıfıra eşit olması gerekir. $t < 0$ için birim darbe cevabı sıfıra eşit değilse sistem nedensel değildir. Şekil 3.1.'de nedensel olan ve nedensel olmayan iki sisteme ait darbe fonksiyonları verilmiştir.



Şekil 3.1. a) Nedensel olmayan sistem darbe cevabı b) Nedensel sistem darbe cevabı

Sistemin tasarımında nedensellik çok önemli bir faktördür. Nedensel olan sistem gerçekleştirilebilir fakat nedensel olmayan sistemi gerçeklemek mümkün değildir.

3.1.1.1.2. Kararlılık

Bir sistem her zaman diliminde aynı ve istenilen performansı gösteriyorsa bu sistem kararlıdır. Bir sistemin kararlılığı sistemin çıkışıyla dolayısıyla sistemin kutuplarının s düzlemindeki yeriyle doğrudan ilişkilidir. Bir sistemin kutupları, transfer fonksiyonundaki payda denkleminin köklerinden oluşmaktadır. Sistemin kararlı olabilmesi için gerek şart sisteme ait transfer fonksiyonunun kutuplarının negatif gerçel kısımlara sahip olmasıdır. Ayrıca sanal eksen üzerinde tek kutup olmalıdır. Sistemin kararlı olabilmesi için sağlaması gereken bir diğer şart ise sahip olduğu kutup sayısının sıfır sayısından büyük veya eşit olmasıdır. Denklem (3.1)'de verilen transfer fonksiyonu incelendiğinde kararlı bir sistem oluşturabilmesi için $M \geq K$ olmalıdır.

3.1.1.1.3. Rasyonellik

Süzgeç transfer fonksiyonu laplas dönüşüm değişkeni s 'ten oluşmuş sınırlı iki polinomun oranı şeklinde olduğu için rasyoneldir.

3.1.1.2. Süzgeçlerin sınıflandırılması

Sinyallerin bu kadar çeşitli olduğu elektrik-elektronikte bu sinyallerin ayıklanması için de değişik süzgeç çeşitleri mevcuttur. Süzgeçlerin sınıflandırılmasında değişik kıstaslar söz konusudur.

Öncelikle süzgeçler yapım elemanlarına göre iki gruba ayrılır.

- Eğer devre herhangi bir beslemeye ihtiyaç duymayan direnç, kondansatör gibi pasif elemanlardan oluşuyorsa süzgece pasif süzgeç denir. Pasif süzgeçlerde devrenin tüm enerjisi giriş sinyalinden karşılanır. Harici bir enerji kaynağı kullanılmaz. Bu nedenle her zaman pasif süzgecin kazancı pratikte 1'den küçük olur. Giriş veya etki uygulanmadan önce pasif devrelerde herhangi bir tepki görülmez (Van Valkenburg, 1987).
- Süzgeç herhangi bir harici beslemeye ihtiyaç duyan transistör, işlemsel yükselteç gibi aktif elemanlardan oluşuyorsa aktif süzgeç ismini almaktadır (Van Valkenburg, 1987).

Aktif süzgeçlerin pasif süzgeçlere göre bazı avantajları vardır. Bu avantajlardan en önemli olanı maliyet kavramıdır. Özellikle alçak frekanslarda pasif süzgeçler büyük indüktans değerleri ile gerçekleştirilebilmektedir. Büyük boyutlu indüktanslar hem fiziksel ebat açısından elverişsiz hem de maliyet olarak pahalıdır. Bu nedenlerle alçak frekanslarda aktif süzgeçler tercih edilmektedir.

Ayrıca aktif süzgeçlerde giriş ile çıkış arasında çok iyi bir yalıtım söz konusudur. Bu özelliği sayesinde aktif süzgeçler birbirlerini etkilemeden kaskat bağlanabilirler. Aktif süzgeçlerdeki kazanç ifadesi de unutulmamalıdır. Geniş bir frekans bölgesine rahatça ayarlanabilen aktif süzgeçler boyut ve ağırlık bakımından oldukça elverişlidir ve tasarımı basittir.

Aktif süzgeçlerin pasif süzgeçler karşısında avantajları olduğu gibi bazı dezavantajları da vardır. Aktif süzgeçlerde tetikleme yapabilmek için güç kaynağına

gerek duyulur ve özellikle işlemsel yükselteçlerde süzgeçlere uygulanan işaretlerde sınırlamalar mevcuttur. Ayrıca aktif süzgecin frekans eğrisi aktif devre elemanın toleranslarından da etkilenebilmektedir.

Süzgeçler, işaretin niteliğine göre sürekli (analog) ve ayrık (sayısal) olarak da gruplandırılabilirler (Deliyannis ve ark., 1999). Sürekli zamanlı işaretler, zamanın her noktasında tanımlı iken, ayrık zamanlı işaretler sadece önceden belirlenmiş zamanlarda tanımlıdır. Sürekli zamanlı işaretlerin kullanıldığı süzgeçler sürekli zamanlı süzgeç, ayrık zamanlı işaretlerin kullanıldığı süzgeç ise ayrık zamanlı süzgeç olarak adlandırılmaktadır. Sürekli işaretler herhangi bir genlik değerini alabilirken sayısal işaretler sadece tanımlanan değerleri alabilmektedirler. Sürekli zamanlı süzgeçler analog süzgeç, ayrık zamanlı süzgeçler ise sayısal süzgeç olarak da tanımlanabilir.

Süzgeçlerin sınıflandırılmasında kullanılan bir diğer kriter ise çalışma modudur. Genel olarak gerilim modlu çalışma, bir işaretin ve o işaret üzerinden yapılan işlemlerin gerilim boyutunda olmasıdır. Akım modlu çalışma ise yapılan işlemlerin akım boyutunda olmasıdır. Gerilim modlu çalışmaya alternatif olarak sunulmuş olan akım modlu çalışma üzerindeki ilgi son yıllarda giderek artmıştır. Bu ilgi ile beraber yapılan birçok çalışmada yaygın bir şekilde kullanılan aktif süzgeç ve osilatör gibi bazı gerilim modlu yapılar akım modlu olarak gerçekleştirilmiş ve aktif olarak kullanılmıştır. Akım modlu çalışma gerilim modlu çalışmaya nazaran oldukça fazla üstünlük taşımaktadır (Palmisano ve ark., 1999; Toumazou ve ark., 1990). Akım modlu çalışmanın en önemli özelliği bir akım modlu yapıdaki giriş ve çıkış işaret salınımının besleme gerilimleri ile sınırlandırılmamış olmasıdır. Yani düşük besleme gerilimi uygulamalarında akım modlu analog yapılar gerilim modlu analog yapılara göre daha elverişlidir. Sayısal kısmında besleme geriliminin sürekli olarak azalma gösterdiği karma analog kısmı, akım modlu olarak gerçekleştirmek avantaj sağlamaktadır. Akım modlu devrelerin sağladığı diğer bir üstünlük ise gerilim modlu devrelere nazaran hızının ve frekans cevabının daha iyi olmasıdır. Bu durum, akım modlu devrelerin daha basit yapıda olması ve çok yüksek empedanslı uca ihtiyaç olmamasından kaynaklanmaktadır. Yapı bloklarında ve uygulama devrelerinde

sıklıkla ihtiyaç duyulan toplama, çıkarma, çarpma gibi matematiksel işlemler, akım modlu devreler ile daha kolay yapılabilir. Bu sınıflandırma şekline farklı bir bakış açısıyla yaklaşan araştırmacılara göre ise bu sınıflandırmada belirleyici kriter giriş ile çıkış işaretinin oranıdır. Daha açık bir ifadeyle, sistemin transfer fonksiyonu akımların oranı şeklinde ise devre akım modlu, gerilimlerin oranı şeklinde ise devre gerilim modlu olarak adlandırılmaktadır. Bazı araştırmacılar bağımsız kaynakları, bazıları ise kullanılan elemanların çalışma modunu dikkate alarak sistemi tanımlamaktadır. Örneğin OTA'larda (işlemsel geçiş iletkenliği kuvvetlendiricisi) giriş gerilim, çıkış işareti akım olmasına rağmen akım modlu olarak kabul edilmektedir. Bunlardan başka kabul gören diğer bir fikir ise devrede aktif işlenen işaretin önemli olduğu fikridir (Deliyannis ve ark., 1999).


Çıkış katındaki transistörlerin iletme geçme durumlarına göre çıkış yükselteçlerini sınıflandırmak mümkündür. Bu sınıflandırma yöntemiyle çıkış yükselteçleri A sınıfı, B sınıfı ve AB sınıfı olmak üzere gruplandırılabilir. Süzgeç çalışmalarındaki ilerlemelerle beraber bu sınıflandırma yöntemi kullanılarak logaritmik ortam süzgeçleri ve akım modlu süzgeçler de sınıflandırılmıştır. Yani akım modlu süzgeç devresinde işlenen akım işaretine uygulanan bir DC ötelemeyle tüm zaman aralığında pozitif bölgede tutuluyorsa A sınıfı süzgeç, akım işareti bir alternansta pozitif bölgede diğer alternansta negatif bölgede değişim gösteriyorsa B sınıfı süzgeç ve akım işareti sifıra çok yaklaşıyor ancak sifır olmadan her zaman pozitif bölgede kalıyorsa AB sınıfı süzgeç olarak adlandırılır.

Şekil 3.2.'de A sınıfı devre yapısı verilmiştir. Q_1 transistörünün kollektör akımı, DC kutuplama akımı kullanılarak pozitif bölgeye ötelenmiştir. Çünkü Q_2 transistörü tarafından üretilen I sabit akımı ile Q_1 transistörü uyarılmaktadır. Q_1 transistörüne ait emiter akımı denklem (3.3)'teki gibi ifade edilir.

$$i_{E1} = I + i_{yük} \quad (3.3)$$


A sınıfı devre şartının sağlanabilmesi için Q_1 transistörünün kesim bölgesine geçmesi engellenmelidir. Bu durum ancak giriş sinyalinin negatif tepe değerinden

daha büyük genliğe sahip bir DC öteleme akımının devreye uygulanmasıyla sağlanabilir. Transistörlerin her zaman iletim bölgesinde olması, A sınıfı devrelerin, giriş işaretinin tümünde iletimde olmasını sağlar. Yani 360° lik bir iletim açısı vardır (Sedra ve Smith, 2004).



Şekil 3.2. A sınıfı devre yapısı

Şekil 3.2.'teki Q_1 transistörüne ait kollektör akımının dalga şekli Şekil 3.3.'de görülmektedir.




Şekil 3.3. Q_1 transistörüne ait kollektör akımının dalga şekli


Transistörlerin giriş sinyalinin tüm periyodu boyunca iletim bölgesinde kalması A sınıfı devre yapısının giriş sinyalinin tamamında çıkış vermesine imkan sunmaktadır. Bu özellik A sınıfı devre yapısının sağladığı en önemli avantajdır. Bu yapıda gürültü transistörleri ile DC akım değeri orantılı olduğundan yüksek gürültü seviyesi oluşmaktadır. Bu durum bir dezavantaj oluşturmaktadır. Ayrıca DC öteleme akımı devrede sürekli dolaştığından eleman değerleri ve boyutları artmaktadır. Devrede giriş sinyali ile beraber parazitik sinyaller de ötelenmekte dolayısıyla

harmoniklerin seviyesi de yükselmektedir. Yükselen harmonik seviyesi daha fazla bozucu etki oluşturmaktadır.

Şekil 3.4.'te B sınıfı devre yapısı görülmektedir. DC öteleme içermeyen devre yapısı npn ve pnp transistör çifti ile gerçekleştirilmiştir. Bu yapıda transistörler sadece giriş sinyalinin yarım alternansında iletimdedir. Yani 180° lik iletim açısına sahiptir. B sınıfı çıkış sinyali Şekil 3.5.'te görülmektedir (Sedra ve Smith, 2004).



Şekil 3.4. B sınıfı devre yapısı




Şekil 3.5. B sınıfı çıkış sinyali


Sıfıra yakın bölgede iki transistör de yalıtımda olduğundan geçiş bozulması denilen istenmeyen durum meydana gelir. Bu bant bölgesine ölü bant bölgesi denir ve B sınıfı yapılar için dezavantaj oluşturur.

Şekil 3.6.'da AB sınıfı devre yapısı ve Şekil 3.7.'de çıkış sinyali dalga şekli görülmektedir. Bu devrede V_{BB} şeklinde bir gerilim kaynağı Q_1 ve Q_2 transistörlerinin beyz uçları arasına bağlanmıştır. Giriş ve çıkış işaretinin sıfır olduğu

zaman aralığında transistörlerin beyz-emiter gerilimi $V_{BB}/2$ olacaktır. Bu yüzden küçük değerli giriş sinyallerinde bile transistörler iletim durumundadır. Bu duruma, kısmi iletim durumu denilmektedir. Bu devre yapısı ile transistörlerin sıfır geçiş etkilerinden kaynaklanan bozulmalar ve DC ötelemeden dolayı meydana gelen gürültü seviyesinde azalma sorunları çözülmüş olur. İletim süresi yarım periyot ile tam periyot aralığında olduğundan iletim açısı 180° - 360° arasındadır. AB sınıfı yapılarda DC kutuplama akımının değeri giriş sinyalinin negatif tepe değerinden küçüktür ve sıfıra eşit değildir (Sedra ve Smith, 2004).



Şekil 3.6. AB sınıfı devre yapısı



Şekil 3.7. AB sınıfı çıkış sinyali

Devrede bulunan güç kaynağı sayısı da bir sınıflandırma kriteri olarak ele alınmaktadır. İçerdikleri kaynak sayılarına göre tek kaynaklı süzgeçler ve çift kaynaklı süzgeçler olmak üzere iki tip süzgeç yapısı bulunmaktadır.

Süzgeç devrelerinin ilettikleri frekans bileşenlerinin bulunduğu bölgeler göz önüne alındığında ise alçak geçiren, yüksek geçiren, bant geçiren, bant durduran ve

tüm geçiren süzgeç olmak üzere beş farklı süzgeç türü ortaya çıkmaktadır.

Alçak geçiren süzgeç: Girişine uygulanan işareti alçak frekanslarda geçiren, yüksek frekanslarda ise hiç geçirmeyen süzgeç türüdür.

Yüksek geçiren süzgeç: Girişine uygulanan işareti yüksek frekanslarda geçiren, alçak frekanslarda ise hiç geçirmeyen süzgeç türüdür.

Bant durduran süzgeç: İletim bandı $\omega > \omega_{c2}$ ve $\omega < \omega_{c1}$ şeklinde tanımlanırsa bant durduran süzgeç iletim bandında girişine uygulanan işareti geçiren, diğer frekanslarda ise hiç geçirmeyen süzgeç türüdür.

Bant geçiren süzgeç: İletim bandı $\omega_{c1} \leq \omega \leq \omega_{c2}$ olarak tanımlanırsa, bant geçiren süzgeç iletim bandında girişine uygulanan işareti geçiren, diğer frekanslarda ise hiç geçirmeyen süzgeç türüdür.

Tüm geçiren süzgeç: Girişine uygulanan işareti tüm frekanslarda geçiren süzgeç türüdür. Tüm geçiren süzgeç, devrelerde faz kayması sağlamak amacıyla kullanılmaktadır.


3.1.2. Logaritmik ortam temel kavramlar

3.1.2.1. Genlik uygunlaştırma (companding) tekniği


Genlik uygunlaştırma tekniği (companding) daha az güç tüketimine sahip dinamik giriş aralığı yüksek süzgeç devreleri tasarlamak amacıyla son yıllarda geliştirilen tekniklerden biridir (Seevnick, 1990; Tsividis ve ark., 1990).

Genlik uygunlaştırma işlemiyle elde edilmek istenen işlenen işaretin gürültü gibi olumsuz etkilerden daha az etkilenmesini ve sistem zarar görmeden işaretin işlenmesini sağlamaktır. Belirlenen seviyenin altındaki işaretler büyütülerek ve belirlenen seviyenin üstündeki işaretler küçültülerek genlik uygunlaştırma işlemi

gerçekleştirilmiş olmaktadır. Bu amaç kapsamında Şekil 3.8.'de görüldüğü gibi sinyale girişte bir g (sıkıştırma) fonksiyonu ve çıkışta g^{-1} (genişletme) fonksiyonu uygulanmaktadır. Burada dikkat edilmesi gereken, girişte işaret sıkıştırılmakta çıkışta ise genişletilmektedir. İşaret akış şekline dikkat edildiğinde sıkıştırma işlemi ile sınır değerden büyük olan işaretler küçültülmekte, sınır değerden küçük olan işaretler yükseltilmektedir. Çıkışta bu işlemin tam tersi genişletme fonksiyonuyla yapılarak işaretler eski formlarına dönüştürülmektedir. Bu açıdan bakıldığında bu teknikle daha fazla işaretin işlenmesine olanak sağlanmış ve dolayısıyla da sistemin dinamik giriş aralığı ve seçiciliği arttırılmıştır. Bu kazanç fonksiyonlarının sistemin dinamik sahası üzerindeki etkisi Şekil 3.9.a ve Şekil 3.9.b'de açık bir şekilde görülmektedir (Krishnapura, 2000).




Şekil 3.8. Genlik uygunlaştırma tekniği



Şekil 3.9. a) Doğrusal sistemin dinamik sahası b) Uygunlaştırılmış sistemin dinamik sahası

Her sistem için maksimum ve minimum işaret seviyeleri mevcuttur. Şekil 3.9.b'de verilen sistemde bozulma maksimum işaret seviyesini ve gürültü minimum işaret seviyesini belirlemektedir. Oysaki sistemlere uygulanan giriş işaretlerinde yer alan farklı seviyelerin bir kısmı maksimum seviyenin üstünde bir kısmı ise minimum seviyenin altında yer almaktadır. Bu işaretlerin işlenebilmesi için belirlenen sınır aralığına uyumlu hale getirilmesi gerekmektedir. Bu uyum sorunu genlik uygunlaştırma işlemi ile çözülmüştür.

Genlik uygunlaştırma işleminde Anlık Genlik Uygunlaştırma (Instantaneous Comanding) yöntemi ve Zarfal Genlik Uygunlaştırma (Syllabic Comanding) yöntemi gibi farklı yöntemler mevcuttur (Tsividis ve ark., 1990; Krishnapura, 2000). Şekil 3.10.'dan görüleceği üzere logaritmik ortam süzgeçlerinde genlik uygunlaştırma işlemi sırasında sıkıştırma fonksiyonu olarak logaritma, genişletme fonksiyonu olarak ise üstel kazanç fonksiyonları kullanılmaktadır.




Şekil 3.10. Logartimik ortamda genlik uygunlaştırma

3.1.2.1.1. Zarfsal genlik uygunlaştırma tekniği

Kazanç fonksiyonu bakımından genlik uygunlaştırma işlemine yenilik getiren bir yöntem olan zarfsal genlik uygunlaştırma tekniği ilk olarak 1990 yılında ortaya atılmıştır (Tsvidis ve ark., 1990). Bu yöntemde de genlik uygunlaştırma işlemindeki gibi girişte işaretin sıkıştırılıp çıkışta işaretin genişletilmesi işlemi gerçekleştirilir.

Zarfsal genlik uygunlaştırma işleminde giriş işaretinin ortalama değerine oransal olarak bağlı bir kazanç fonksiyonu kullanılmaktadır. Giriş işaretinin ortalama değeri arttığı zaman doğrusal giriş kazanç fonksiyonunun eğimi azalırken, ortalama değerdeki bu artış çıkışta kazanç fonksiyonunun eğiminin artmasını sağlamaktadır. Daha açık olarak bu durum, sıkıştırma ve genişletme işlemlerinin giriş işaretinin ortalama değeri ile kontrollü olarak değişim gösterdiği şeklinde ifade edilebilir. Şekil 3.11.a ve Şekil 3.11.b'de zarfsal genlik uygunlaştırma işlemine ait temel kazanç fonksiyonları verilmiştir.



Şekil 3.11. a) Giriş için sıkıştırma b) çıkış için genişletme kazanç fonksiyonları

Bu teknikte giriş ve çıkış yükselteçleri denklem (3.4)'te ifade edildiği gibi bir g kazancı ile değişen $v = gx$ şeklinde bir karakteristiğe sahiptirler (Tsvividis ve ark., 1990). Kazanç değeri ile çarpımdan sonra y parametresi durum değişkeni olarak x parametresinin yerini almaktadır.

$$x = g^{-1}v \quad (3.4)$$

Bu eşitlik kullanılarak denklem (3.5) ve (3.6)'da verilen durum denklemleri düzenlenir. Bu denklemlere bağlı olarak denklem (3.7) ve denklem (3.8) elde edilir.

$$\frac{dx}{dt} = u \quad (3.5)$$

$$y = x \quad (3.6)$$

$$g^{-1} \frac{dv}{dt} - \frac{1}{g^2} \frac{dg}{dt} v = ku \quad (3.7)$$

$$y = g^{-1}v \quad (3.8)$$

Zarfsal genlik uygunlaştırma yöntemi ile daha karmaşık yapıların tasarlanması durumunda da aynı şekilde durum değişkenlerine bağlı denklemler oluşturulur.

Zarfsal genlik uygunlaştırma işleminin kullanıldığı süzgeçlerde g kazanç değerini kontrol eden sinyali üretmek için giriş ortalama gücünü hesaplayan bir

devreye ihtiyaç vardır. Bu devre süzgeç tarafından takip edilen bir doğrultucu, zarf dedektörü ya da RMS (Root Mean Square) dedektörü olabilir. Zarfsal genlik uygunlaştırmada karşılaşılan en büyük zorluk g fonksiyonunun zamana göre türüyle oransal kazançta sahip durum değişkeni kompanzasyon devresidir.


Ayrıca bu yöntemde dikkat edilmesi gereken diğer bir önemli nokta, aşırı yüksek frekanslı gürültüyü önlemek için kazanç kontrol sinyali g 'nin doğrudan farklılaşmasının engellenmesi gerektirir.

Logaritmik ortam süzgeçlerinde, A sınıfı ve AB sınıfı yapılar bazı durumlarda zarfsal genlik uygunlaştırma tipinde yer alırlar. Yani kullanılan kazanç fonksiyonunun eğimi girişin anlık değerlerinin ortalaması ile değişir (Frey, 1999).

Zarfsal genlik uygunlaştırma yapan devreler daha çok ses kayıt sistemlerinde *Dolby* gürültüsünün bastırılmasında tercih edilirler (Krishnapura, 2000).

3.1.2.1.2. Anlık genlik uygunlaştırma tekniği

Anlık genlik uygunlaştırma belleksiz bir işlemdir. Yani sinyaller geçmiş değerlere göre değil sadece o andaki değerlere göre sıkıştırılır. Anlık olarak değişen bu değerler ile sabit olan giriş ve çıkıştaki doğrusal olmayan fonksiyonlar, eğimde değişime neden olur. Bu eğim değeri ile işaretin büyüklüğü arasında ters orantı mevcuttur. Yani giriş kazanç fonksiyonunun eğimi, küçük işaretler için büyük, büyük işaretler için de küçük değer almaktadır. İşaretin ortalaması veya anlık değeri fonksiyonda bir değişikliğe sebep olmazken, kazanç değeri işaretin büyüklüğüne göre değişir. Bu tekniğe ait kazanç fonksiyonları Şekil 3.12.a ve Şekil 3.12.b'de verilmiştir (Krishnapura, 2000).



Şekil 3.12. a) Giriş için sıkıştırma b) Çıkış için genişletme kazanç fonksiyonları

Anlık genlik uygunlaştırma yönteminde fonksiyonun anlık değişimi kullanılsa dahi temelde genlik uygunlaştırma mantığına dayanmaktadır. Bu nedenle kullanılan fonksiyon girişte sıkıştırma ve çıkışta genişletme işlemini gerçekleştirir. Anlık genlik uygunlaştırma yöntemiyle devrenin dahili noktalarında oluşan gerilim dalgalanmaları azaltılabilmektedir. Anlık genlik uygunlaştırmalı dinamik devreler ELIN sistemlerin en ileri örneklerindedir.

3.1.2.2. ELIN (Externally Linear Internally Nonlinear) sistemler

Bir sistemle ilgili tahminlerin yapılabilmesi için o sistemin doğrusal bir davranışa sahip olması büyük bir önem arz etmektedir. Oysaki yaygın bir kullanıma sahip olan işlemsel yükselteç ve transistör gibi elektronik devre elemanları doğrusal bir karakteristiği sahip değildir. Bu nedenle araştırmacılar doğrusal olmayan devre elemanlarıyla doğrusal devre ve sistem tasarımı üzerinde çalışmaya başlamışlardır (Tsividis, 1998). Bu çalışmalar sonucunda doğrusal olmayan elemanlar kullanılarak doğrusal devre tasarımı sağlayacak çeşitli fikirler ortaya atılmıştır. Bunlardan biri, sistemdeki doğrusal olmayan elemanların tek tek doğrusallaştırılması fikridir. Fakat bu durum oldukça zahmetli ve zor bir tasarım yöntemi olduğundan kullanımı yaygınlaşmamıştır. Bir diğeri ise doğrusal olmayan bir sistemde eleman

karakteristikleri değiştirilmeden giriş ve çıkış işaretleri arasında doğrusallığın sağlanabileceği fikridir. Bu fikir ışığında çeşitli yöntemlerle ELIN sistem tasarımı gerçekleştirilmiştir (Frey, 1993a; Frey, 1996a). Frey tarafından sunulan yöntemde gerilim modlu işlem yapılmasının yanlış olduğunun düşünülmesi ile akım modlu tasarım gerçekleştirilmiş ve bu durum ELIN sistemler için tam bir dönüm noktası olmuştur. ELIN sistemler akım modlu devrelerin taşıdığı tüm avantajları taşımaktadır (Mulder ve ark., 1996; (Mulder ve ark., 1997). Ayrıca bu yöntem aktarım fonksiyonu ve durum değişkenlerinden kaynaklanan süreksizlik ve tanımsızlıklar içermektedir.

En çok doğrusal olmayan karakteristikli eleman içeren ELIN süzgeç örnekleri logaritmik ortam süzgeçleridir (Adams, 1979; Frey 1993a). MOS transistör devre elemanın ELIN sistemler için uyumlu olduğunu ortaya birçok uygulama literatürde yer almaktadır. (Eskiyerli ve ark., 1996; Mulder ve ark.,1996). Yapılan bu çalışmalar ile farklı devre elemanlarıyla ELIN sistemlerin elde edilebildiği görülmüştür.

Genelleştirmeden uzak bir sentez yöntemini tercih eden birçok araştırmacı ise sentez yöntemi olarak işaret akış diyagramını kullanmıştır. Durum uzay sentez yönteminde karşılaşılan, parçalı olarak ele alınmasından kaynaklanan uyum sorunları ile işaret akış diyagramı sentez yönteminde karşılaşılmamaktadır (Perry ve Roberts, 1995; Psychalions ve Vlassis, 2002). Dolayısıyla bu yöntem devrelerin daha basit olarak tasarlanmasını sağlamaktadır.

Genel bir ELIN sisteme ait blok diyagramı şekil 3.13.'te verilmiştir.



Şekil 3.13. ELIN devre yapısı

3.1.2.3. Dinamik giriş aralığı

Dinamik giriş aralığı belirli bir işlevi gerçekleştirmek üzere bir sisteme uygulanabilecek en büyük işaretin en küçük işarete oranıdır. Bir sisteme uygulanan

giriş işareti ve sistem çıkışında elde edilen çıkış işareti sistemdeki elemanların özelliklerine bağlı olarak değişmektedir. Ele alınan sistem işlemsel yükselteçlerden oluşan bir sistem ise uygulanması gereken giriş işareti işlemsel yükselteçlerin besleme geriliminden yüksek olmamalıdır. Daha yüksek değerlerde bir giriş işaretinin kullanılması durumunda elemanlar zarar görecektir. Bu durum sisteme uygulanabilecek giriş işaretinin maksimum seviyesini sınırlandırmaktadır. Benzer şekilde giriş işaretinin minimum seviyesi gürültü faktörü tarafından sınırlandırılmaktadır. Giriş işaretinin gürültü seviyesinden daha düşük bir seviyede olması fazla bozulma sebebiyle çıkıştan doğru bir işaret elde edilememesine neden olmaktadır. Dinamik giriş aralığı birimi dB'dir ve denklem (3.9)'da olduğu gibi formülize edilebilir.

$$\Delta R = \frac{\text{Maksimum Giriş İşaret Seviyesi}}{\text{Minimum Giriş İşaret Seviyesi}} \quad (3.9)$$

Yüksek bir dinamik çalışma aralığına sahip olmak, sistemler için büyük bir avantajdır. Genlik uygunlaştırma yöntemiyle bu konuda büyük ilerlemeler kaydedilmiştir (Tsividis ve ark., 1990; Seevinck, 1990).

3.1.2.4. Translineer devreler

Son yıllarda, daha düşük güç tüketimi/besleme gerilimi ve daha yüksek çalışma frekansına olan eğilimler tasarımcıları yeni tekniklere yöneltmiştir. Gerilimde düşük salınım seviyesine sahip olması ve akım modlu olması nedeniyle translineer devreler, düşük güç tüketimi, düşük besleme gerilimi ve yüksek frekanslarda çalışabilecek niteliktedir. Bunların yanı sıra tümdevre teknolojisine uyumlu olması da translineer devrelere olan ilginin artmasına sebep olmuştur.

Tümdevre teknolojisinde aktif üstel devre elemanları olarak bipolar transistörler (Serdijn ve ark., 1997), zayıf evirtim bölgesinde MOS transistörler (Toumazou ve ark., 1994) veya yatay (lateral) bipolar transistörler (Duerden ve ark., 2001) yaygın olarak kullanılmaktadır. Bununla birlikte, CMOS teknolojisinde kullanılan yatay transistörlerin ve MOS transistörlerin frekans performanslarının

zayıf olması kullanımlarını sınırlandırmaktadır (Haddad ve Serdijn, 2002). Yüksek frekanslarda iyi bir performans gereken durumlarda translineer devre prensibi bir alternatif olarak kullanılabilir.

İlk olarak Gilbert (1975) translineer prensip kavramını ortaya koymuştur. Bu prensibe göre, ileri yönde kutuplanmış olan kapalı çevrim oluşturan p-n jonksiyonlarının akımları arasında doğrusal bir ilişki mevcuttur (Gilbert, 1968). Translineer prensibin geçerli olabilmesi için kapalı çevrim olmasa dahi elemanların gerilim ifadeleri arasında doğrusal bir ilişki olması yeterlidir. Kirchoff'un gerilim kanununa göre kapalı bir çevrim boyunca gerilimler toplamı sıfırdır. İleri yönde kutuplanmış p-n jonksiyonunun gerilim ve akım ifadeleri arasında doğrusal olmayan, üstel bir ilişki bulunmaktadır. Kapalı çevrimde yer alan gerilim ifadeleri doğrusal olmayan akım karşılıkları ile ifade edilince p-n jonksiyonlarının akımları arasında çarpımsal bir ilişki elde edilmektedir. Bu özellik kullanılarak çarpma, bölme ve kare alma devreleri elde edilebilmektedir.

Translineer prensibinin temelini, bipolar transistörlerdeki akım-gerilim arasındaki üstel ilişki oluşturmaktadır (Abuelma'atti, 1998). Bipolar transistörlerle elde edilen bu üstel ilişki zayıf evirtim bölgesindeki MOS transistörlerin akım ve gerilim ifadeleri arasında da elde edilebildiğinden translineer devre prensibi aynı şekilde MOS transistörlere de uygulanmıştır (Seevinck ve Wiegerink, 1991).

Translineer prensibinin bir başka çeşidi olan dinamik translineer devre ise devreye kapasitör elemanının eklenmesi dolayısıyla frekans ve transfer fonksiyonunun değiştirilmesiyle elde edilmiştir. Bu devre yapısı logaritmik ortam süzgeç uygulamalarında sıklıkla kullanılmaktadır (Haddad ve Serdijn, 2002).

3.1.2.4.1. BJT translineer devreler

Genel olarak translineer prensip bipolar transistörlerin temel özellikleriyle gerçekleştirilmektedir. Geçiş iletkenliği ile kollektör akımı arasındaki doğrusal ilişki transistörlerin en önemli özelliğini oluşturmaktadır. Akım modlu giriş ve çıkış işaretleri

söz konusu iken bu özellik eklem gerilimlerinin oluşturduğu çevreleri içeren bir devreye uygulandığında sıcaklıktan bağımsız bir işlem fonksiyonunun elde edilmesi mümkün olmaktadır. Akımla geçiş iletkenliği arasındaki doğrusallık matematiksel olarak denklem (3.10)'daki gibi ifade edilebilir (Alçı ve Tekin, 2007).

$$g_m = \frac{dI}{dV} = a \cdot I \quad (3.10)$$


Bu denklemin integrali alınır, bipolar transistörlerin akım-gerilim karakteristiğini tanımlayan denklem (3.11) elde edilecektir.

$$I = b \cdot \exp(a \cdot V) \quad (3.11)$$

Denklemden I kollektör akımını, V beyz-emiter arasındaki gerilim değerini, a sabiti $1/V_T$ yani termal gerilimi ve b değişkeni doyum akımı I_s 'yi temsil etmektedir. Bipolar transistöre ait bu eşitlikten faydalanılarak kollektör akımı, denklem (3.12)'deki gibi elde edilir.

$$I_c = I_s \cdot e^{V_{BE}/V_T} \quad (3.12)$$

Şekil 3.14.'te örnek bir translineer çevrim görülmektedir. Burada denklem (3.13)'te verilen eklem gerilimlerine ait çevre kullanılarak denklem (3.14)'te görülen akım bağıntısı kurulabilir (Mulder, 1998; Mulder ve ark., 2000).



Şekil 3.14. Dört transistörlü translineer döngü yapısı

$$V_{BE1} + V_{BE3} = V_{BE2} + V_{BE4} \quad (3.13)$$

$$V_T \ln \frac{I_1}{I_s} + V_T \ln \frac{I_3}{I_s} = V_T \ln \frac{I_2}{I_s} + V_T \ln \frac{I_4}{I_s} \quad (3.14)$$

Kullanılan transistörlerin eşdeğer olduğu düşünülerek denklem (3.14) düzenlenirse denklem (3.15) ifadesi elde edilir.

$$\ln \frac{I_1 I_3}{I_s I_s} = \ln \frac{I_2 I_4}{I_s I_s} \quad (3.15)$$

Denklem (3.15)'te gerekli cebirsel düzenlemeler yapılarak logaritma ifadeleri kaldırılırsa, translineer döngü içindeki bağıntı kollektör akımları cinsinden ifade edilebilir. Elde edilen bağıntı denklem (3.16)'da verilmiştir.

$$I_1 I_3 = I_2 I_4 \quad (3.16)$$

Bu devre sadece biaslamaya bağlı olarak karekök, bölme, çarpma devresi gibi devre yapılarında kullanılabilir. Örneğin, karekök alan bir devre tasarlamak için I_1 , I_2 ve I_3 giriş; I_4 çıkış akımı olarak tanımlanıp, $I_1 = I_3$ ve I_2 sabit olarak alınırsa denklem (3.17)'deki fonksiyon elde edilir.

$$I_4 = \frac{I_1^2}{I_2} \quad (3.17)$$

Aynı şekilde daha fazla sayıda transistör içeren translineer devreler için Kirchhoff'un gerilim kanunu yazılırsa denklem (3.18) elde edilir.

$$\sum_{n=1}^N V_n = \sum_{m=1}^M V_m \quad (3.18)$$

Eşitlikteki N , saat yönündeki transistör sayısını, M ise saat yönünün tersi yöndeki transistör sayısını ifade etmektedir. Transistör sayılarının eşit olması durumunda denklem (3.18)'de yazılan eşitlik sağlanmaktadır (Tola, 1999). Transistör sayılarının eşit olmadığı durumda ifade üstel terimler içerir.

Denklem (3.18) üzerinde yapılacak düzenlemelerle (Tola, 1999), denklem (3.19) ve (3.20) elde edilir.

$$\sum_{n=1}^N \ln \frac{I_n}{I_s} = \sum_{m=1}^M \ln \frac{I_m}{I_s} \quad (3.19)$$

$$\prod_{n=1}^N I_n = \prod_{m=1}^M I_m \quad (3.20)$$

BJT transistörler akım modlu transfer fonksiyonunun geniş aralıkta gerçekleşmesinde oldukça iyi performans göstermektedir. MOS transistörler için zayıf evirtim bölgesinde hareketliliğin azalmasından dolayı bu akım aralığı düşük seviyelere sınırlandırılmaktadır. Ayrıca BJT transistörler eleman uyumluluğu bakımından MOS transistörlere göre daha iyidir.

3.1.2.4.2. MOS translineer devreler

Translineer prensip MOS transistörlerde gerilim ile geçiş iletkenliği arasındaki doğrusallık kullanılarak gerçekleştirilebilir. MOS transistörün geçiş iletkenliği, denklem (3.21)'deki gibi ifade edilir (Alçı ve Tekin, 2007).

$$g_m = \frac{dI}{dV} = A \cdot V \quad (3.21)$$

Denklem (3.21)'in gerilim değişkenine bağlı olarak integrali alınırsa eşitlik, denklem (3.22)'ye dönüşür.

$$I = \frac{A}{2} V^2 + B \quad (3.22)$$

Bu ifade MOS transistörün kuvvetli evirtim bölgesinde akım gerilim karakteristiğine ait ifadedir. I akıtıcı akımı, V ise kapı-kaynak gerilimi (V_{GS}) ile eşik gerilimi (V_{TH}) arasındaki gerilim farkını ifade etmektedir. Denklemdaki B integral sabitidir ve sıfır olarak kabul edilmiştir.

MOS translineer devrelerde de tıpkı bipolar transistörlerdeki gibi sıcaklıktan bağımsız transfer fonksiyonları elde edilebilmektedir. Genel translineer prensibe uygun olarak saat yönündeki ve tersi yöndeki V_{GS} değerleri birbirine eşit olmalıdır. Bu durum denklem (3.23)'teki gibi formülize edilir.

$$\Sigma_{CW} V_{GS} = \Sigma_{CCW} V_{GS} \quad (3.23)$$

Burada bipolar transistörden farklı olarak MOS transistörün doyum bölgesi için kare kanunu uygulanmaktadır. Kanal uzunluğu modülasyonunda ve hareketlilikte (mobility) oluşan azalma ihmal edilerek akım gerilim karakteristiği denklem (3.24) olarak verilir.

$$I_D = k(V_{GS} - V_{TH})^2 \quad (3.24)$$

Denklemdaki k sabiti denklem (3.25)'te verilen eşitlikle ifade edilir.

$$k = \frac{1}{2} \mu C_{ox} \frac{W}{L} \quad (3.25)$$

Denklem (3.23) ve denklem (3.24) kullanılarak denklem (3.26) oluşturulabilir.

$$\Sigma_{CW} (V_{TH} + \sqrt{\frac{I_D}{k}}) = \Sigma_{CCW} (V_{TH} + \sqrt{\frac{I_D}{k}}) \quad (3.26)$$


Saat yönündeki ve saatin tersi yönündeki MOS transistörlerin sayısı birbirine eşit olduğundan eşik gerilimleri sadeleştirilebilir. Elemanların uyumlu olduğu kabulü ve gövde etkilerinin ihmal ile transistörlerde ortak olan μ hareketlilik ve C_{ox} oksit kapasite değerleri denklemden çıkarılır. Yapılan sadeleştirmeye beraber denklem (3.27) elde edilir (Alçı ve Tekin, 2007).

$$\Sigma_{CW} \sqrt{\frac{I_D}{W/L}} = \Sigma_{CCW} \sqrt{\frac{I_D}{W/L}} \quad (3.27)$$

W, MOS transistörün genişliğini, L ise uzunluğunu ifade etmektedir. Bu denklem doyum bölgesindeki MOS translineer prensibin tanımınıdır. Doyum bölgesinde MOS translineer devreler kullanılarak doğrusal olmayan ifadeler kolay bir şekilde gerçekleştirilebilmektedir (Seevinck ve Wiegerink, 1991).

3.1.2.4.3. Dinamik translineer devreler

Dinamik translineer devreler, frekansa bağımlı transfer fonksiyonuna sahip translineer devrelerdir. Transfer fonksiyonu, translineer çevreye bir kapasite eklenerek frekans bağımlı hale getirilir. Diferansiyel denklemler dinamik translineer devre (DTL) yapıları kullanılarak kolaylıkla gerçekleştirilebilir. Akım modlu bir yaklaşımla DTL temel yapısı Şekil 3.15.'te görülmektedir (Alçı ve Tekin, 2007).



Şekil. 3.15. Dinamik translineer devrenin temel yapısı

Bu devreye ait akım denklemi denklem (3.28)'de verilmiştir.

$$I_{cap} = CV_T \frac{\dot{I}_c}{I_c} \quad (3.28)$$

I_c kolektör akımını, I_{cap} kapasite üzerinden akan akımı, C kapasite değerini, V_T termal gerilimi ve \dot{I}_c kolektör akımının doğrusal olmayan fonksiyonunu, yani zamana göre türevini temsil etmektedir. Denklem (3.28)'deki ifade cebirsel olarak düzenlenirse denklem (3.29) elde edilir.

$$CV_T \dot{I}_c = I_{cap} I_c \quad (3.29)$$


Denklem (3.29)'dan açıkça görüldüğü gibi ifadenin sağ tarafı akımların çarpımı şeklindedir. Bu çarpım ifadesi translineer prensibin kullanılması ile oluşturulmuştur. Buna göre diferansiyel denklem akımların çarpımı şeklinde ifade edilebilir. Bundan dolayı dinamik translineer devreler süzgeç uygulamalarında yaygın olarak kullanılmaktadır (Diepstraten, 2001; Gravati ve Vale, 2005).

Gerilim ve akım arasındaki üstel ilişki göz önüne alındığında farklı yapılarda dinamik translineer devreler ortaya çıkmaktadır. Bunlar;

- Sinh süzgeçleri
- Tanh süzgeçleri
- Dinamik gerilim translineer devreleri
- Logaritmik ortam süzgeçleri şeklinde sıralanabilir.

3.1.5. Logaritmik ortam süzgeçleri

Common – Emiter (CE) özellikli tek bir transistör ile logaritmik ortam süzgeçleri için gerekli olan üstel fonksiyon elde edildiğinden logaritmik ortam süzgeçleri, translineer devre yapıları arasında en basit şekilde gerçekleştirilme özelliğine sahiptir. Logaritmik ortam süzgeçine ait temel yapı Şekil 3.16.'da verilmiştir (Kırçay, 2007).



Şekil 3.16. Temel logaritmik ortam süzgeci

Common – Emiter durumunda I-V (akım- gerilim) karakteristiği büyük ölçüde doğrusal değildir. Bu nedenle, konveksiyonel süzgeçlerde doğrusal bir transkondüktans gerçeklemek için genellikle bu transkondüktans durumu tercih edilmemektedir. Bunun yerine, çift dereceden bozunum elemanlarını elemine etmek ve daha doğrusal bir I-V karakteristiği elde etmek için uygulanan diferansiyel işlemler, bir diferansiyel çiftle gerçekleştirilir (Mulder ve ark., 2000).


3.1.5.1. Logaritmik ortam süzgeç özellikleri

Logaritmik ortam süzgeçlerinin süzgeç tasarımına yeni bir yaklaşım getirmesi ve birçok üstünlüğe sahip olmasından dolayı günümüze kadar bu süzgeç yapısıyla

İlgili birçok çalışma yapılmıştır. İdeal süzgecin elde edilmesinin imkansız olmasından dolayı, araştırmacılar tasarım amaçları doğrultusunda bazı özellikleri ön planda tutarken birçok özelliği göz ardı etmektedir. Fakat logaritmik ortam süzgeçlerinin temel alındığı devrelerde pek çok özellik avantajlı bir şekilde ele alınabilmektedir.

Logaritmik ortam süzgeçleri yeni bir süzgeç yaklaşımı olarak ilk kez Adams (1979) tarafından ortaya atılmıştır. Logaritmik ortam süzgeçlerinin sahip olduğu özellikler düşünüldüğünde en önemli özelliği doğrusal bir fonksiyona sahip oldukları halde doğrusal olmayan bir ortamda gerçekleştirilebilmeleridir (Frey, 1993a).

Logaritmik ortam süzgeçlerinde filtreleme işlemi doğrusal olmayan bir ortamda gerçekleştirildiğinden ortamlar arası geçiş yapılması gerekmektedir. Bu geçiş işlemi ise matematiksel bir aktarım fonksiyonu aracılığıyla sağlanmaktadır. Bir büyüklüğü başka bir büyüklüğe dönüştürmeye yarayan aktarım fonksiyonunun sağlaması gereken bazı şartlar vardır. Öncelikle aktarım fonksiyonunun birebir ve örten olması gerekmektedir. Logaritmik ortamda işlem yapılabilmesi için gerekli olan ters fonksiyon ancak bu şartın sağlanmasına bağlıdır. Matematiksel olarak bir $f(x)$ fonksiyonunun birebir olabilmesi için tanım kümesine (A kümesine) ait her bir eleman değer kümesinde (B kümesinde) yalnızca bir elemanla eşlenmelidir. $f(x)$ fonksiyonunun örten olabilmesi için ise tanım kümesi A'da değer kümesi B ile eşlenmemiş eleman bulunmamalıdır. Bu özelliklere sahip bir $f(x)$ fonksiyona ait örnek, Şekil 3.17.'de gösterilmiştir.




Şekil 3.17. Birebir ve örten $f(x)$ fonksiyonu

Aktarım fonksiyonunun tüm aralıkta birebir ve örten olması yerine belirlenen

çalışma aralığında birebir ve örten olması yeterlidir. Böylece bu çalışma aralığında ortam değişikliği işlemi gerçekleştirilebilir. Aktarım fonksiyonun sağlaması gereken bu özellik, logaritmik ortam süzgeçlerinin daha genel bir ifadeyle ELIN sistemlerin temel çalışma mantığını ifade etmektedir. Ortam değişikliğinin amacı, aktarım fonksiyonu vasıtasıyla giriş işaretinin işlenmesi istenen doğrusal olmayan ortama aktarılmasıdır. Tasarımında kullanılan transistör gibi doğrusal olmayan davranışa sahip elemanların doğal karakteristikleri bu aktarım işlemi sırasında korunmaktadır. Giriş fonksiyonu olarak devre elemanlarının akım-gerilim ilişkisine benzer bir fonksiyonun kullanılması logaritmik ortam süzgeçlerinin bu özelliğinin elde edilmesine imkan sağlar. Bu yöntem ile elemanların doğal karakteristikleri korunarak işaret girişte doğrusal olmayan bir fonksiyondan geçirilir ve işlenen işaret çıkışta da aynı fonksiyonun tersi bir fonksiyondan geçirilir. Bu sayede giriş ile çıkış arasındaki doğrusal ilişki aynı şekilde korunmuş olur. Böylece sistemin dinamik giriş aralığı yükseltilmiş olur. Bu özellik literatürde genlik uygunlaştırma yöntemi olarak yer almaktadır.


Elemanların karakteristiklerinin korunması elemanların kullanılabilirliğini arttırmaktadır. Dolayısıyla daha kolay tasarım imkanı sunmaktadır. Şekil 3.18.'de logaritmik ortam süzgecinin temel çalışma prensibi verilmiştir (Dindar, 2013).



Şekil 3.18. Logaritmik ortam süzgeci temel çalışma prensibi


Süzgeç tasarımının yapılması istenen ortamın farklılık göstermesi nedeniyle farklı aktarım fonksiyonlarına ihtiyaç duyulmaktadır. Bu aktarım fonksiyonları genel olarak iki sınıfa ayrılmaktadır. Aktarım fonksiyonu, polinom ise polinom durum

uzayı gösterimi, üstel ise üstel durum uzay gösterimi olarak isimlendirilmektedir. Bu temel sınıflar kendi içinde alt gruplar barındırmaktadır. Bu gruplamaya ilişkin şema Şekil 3.19.'da gösterilmiştir (Dindar, 2013).



Şekil 3.19. Aktarım fonksiyonu gruplanma yapısı

Şekil 3.20.'de logaritma fonksiyonuna ait tanım grafiği verilmiştir. Grafik incelendiğinde, fonksiyonun x eksenini pozitif kısmında birebir ve örten iken negatif kısmında bu özelliği taşımadığı görülmektedir. Bu nedenle logaritma fonksiyonu ancak $x > 0$ aralığı için aktarım fonksiyonu olarak kabul edilebilir. Bunun anlamı, logaritmik ortamda işlem yapılırken sadece pozitif işaretli girişlerin kullanılabilmesidir. Giriş işaretinin negatif veya sıfır olmaması logaritmik ortam tasarımları yapılırken dikkat edilmesi gereken kriterlerden biridir.




Şekil 3.20. Logaritma fonksiyon grafiği

Kullanılan elemanlar bakımından logaritmik ortam süzgeçleri aktif süzgeçler sınıfında yer almaktadır ve entegre teknolojisine uygun yapıdadır. Çok iyi performans gösteren farklı entegre teknolojileri kullanılarak tasarlanmış çok sayıda logaritmik ortam süzgeci bulunmaktadır (Frey, 1996b; Krishnapura ve Tsividis, 2001).

Logaritmik ortam süzgeçleri, devrede genellikle akım bilgisinin işlenmesinden dolayı akım modlu devrelerin alt sınıfı olarak tanımlanmaktadır. Bu nedenle akım modlu devrelere ait bütün avantaj ve özellikleri taşımaktadır. Aynı zamanda logaritmik ortam süzgeçleri yüksek frekanslarda iyi bir çalışma performansı, düşük çalışma gerilimleri ve güç tüketimi, daha az elemanla devreyi gerçekleştirme ve dolayısıyla düşük tasarım maliyeti gibi üstünlüklere sahiptir. Ayrıca, bu süzgeçler elektronik olarak ayarlanabilen kutup frekansı, bant içi kazancı, kalite faktörü gibi özelliklere sahiptir. Elektronik olarak ayarlama işlemi devrede yer alan akım kaynakları ile gerçekleştirilmektedir. Bu özelliklere ek olarak logaritmik ortam süzgeçleri farklı işaret işleme sınıflarında tasarlanabilmektedir. A sınıfı, B sınıfı ve AB sınıfı yapılarda tasarlanmış pek çok logaritmik ortam süzgeci literatürde yer almaktadır (Frey, 1993b; Tola ve Frey, 2000; Arsalanalp, 2003).

3.1.5.2. Logaritmik ortam filtreleme prensibi

Akım modlu ve aktif devrelerin son kuşak uygulaması olarak literatürde yer alan ELIN sistem anlayışının bir sonucu olan logaritmik ortam süzgeciyle ilgili yapılan ilk çalışmada doğrusal bir transfer fonksiyonunun, yüksek mertebeli doğrusal olmayan bir devre ile gerçekleştirilebileceği ortaya konmuştur (Adams, 1979). Bu temel mantık çerçevesinde Adams tarafından sunulan ilk logaritmik ortam süzgeci Şekil 3.21.'de görülmektedir (Roberts ve Leung, 2002).



Şekil 3.21. İlk logaritmik ortam süzgeci

Devre temel olarak diyot, kapasite, işlemsel yükselteç (op-amp) ve akım kaynağından meydana gelmektedir. Kullanılan işlemsel yükselteç ideal karakteristiğe sahiptir. Dolayısıyla işlemsel yükseltecin akım denklemi denklem (3.30)'da verilmiştir.

$$i_+ = i_- = 0 \quad (3.30)$$

Negatif geri besleme durumunda ideal işlemsel yükseltecin giriş uçları arasındaki gerilim farkı denklem (3.31)'den anlaşılacağı üzere sıfırdır.

$$v_+ = v_- \quad (3.31)$$

İdeal kabul edilen diyot üzerinden geçen akım denklem (3.32)'de görüldüğü gibi ifade edilebilir.

$$i_D = I_s(e^{kv_D} - 1) \quad (3.32)$$

Denklemden,

i_D : Diyot üzerinden akan akımı,

v_D : Diyoda ileri yöndeki tatbik gerilimini,

I_s : Diyodun ters yönde kutuplamadaki sızıntı akımını,

k : Diyot geriliminin sıcaklıkla değişimini gösteren bir katsayıyı ifade etmektedir.

Eşitlikte yer alan k terimi denklem (3.33)'te tanımlanmıştır.

$$k = \frac{1}{V_t} = \frac{q}{KT} \quad (3.33)$$

V_t sıcaklığa bağlı gerilim değerini, K Boltzmann sabitini, T sıcaklığı ve q elektrik yükünü temsil etmektedir. $i_D \gg I_s$ şartı sağlandığı durumda denklem (3.32)'deki 1 değeri ihmal edilerek eşitlik denklem (3.34) şeklinde sadeleştirilebilir.

$$i_D \cong I_s e^{kv_D} \quad (3.34)$$

Tüm bu kabuller ışığında, Şekil 3.21.'de görülen devrenin analizi gerçekleştirilmiştir. İşlemsel yükseltecin uç bağıntılarının gerilime bağlı olarak gerçekleştirilmesine rağmen giriş-çıkış bilgileri akım cinsinden ifade edildiğinden ve akım bilgisi gerilim bilgisine nazaran daha öncelikli olduğundan devre akım modlu olarak kabul edilebilir. Analizin daha kolay gerçekleştirilebilmesi için akım denklemleri tanımlanacak olursa, giriş-çıkış akımları denklem (3.35) ve denklem (3.36)'da olduğu gibi elde edilebilir.

$$i_{GİRİŞ} = I_s e^{kv_{GİRİŞ}} \quad (3.35)$$

$$i_{ÇIKIŞ} = I_s e^{kv_{ÇIKIŞ}} \quad (3.36)$$

Yukarıda verilen akım ifadeleri kullanılarak devredeki diyot akımı i_X denklem (3.37) olarak elde edilir.

$$i_X = i_C + I_0 \quad (3.37)$$

İşlemsel yükselteç 1'in çıkışı, aynı işlemsel yükseltecin (-) girişi ile kısa devre edilmiştir. İdeal işlemsel yükseltecin pozitif giriş gerilimi ile negatif giriş gerilimi birbirine eşit olduğundan çıkış gerilimi $v_{GİRİŞ}$ gerilimine eşittir. i_X akımı D_2 diyotu üzerinden akan akıma eşittir. Denklem (3.37) dikkate alındığında D_2 diyotuna ait uç bağıntısı denklem (3.38)'deki gibi verilebilir.

$$i_X = I_s e^{k(v_{GİRİŞ} - v_C)} \quad (3.38)$$

D_3 diyotuna ait uç bağıntısı kullanılarak işlemsel yükselteç 2'nin (-) girişine bağlanmış olan akım kaynağının akım ifadesi denklem (3.39)'daki gibi elde edilir.

$$I_0 = I_s e^{k(v_{ÇIKIŞ} - v_C)} \quad (3.39)$$

Denklem (3.38) ve denklem (3.39) kullanılarak yapılan cebirsel işlemler sonucunda çıkış akımı denklem (3.40) olarak elde edilir.

$$i_{ÇIKIŞ} = I_0 e^{k v_C} \quad (3.40)$$

Denklem (3.40) ile verilen eşitliğin türevinin alınmasıyla denklem (3.41) elde edilir.

$$\dot{i}_{ÇIKIŞ} = k \dot{v}_C I_0 e^{k v_C} \quad (3.41)$$

Denklem (3.37)'deki akım ifadelerinin karşılıkları olan denklem (3.38) ve denklem (3.41) kullanılarak denklem (3.42) elde edilir.

$$I_s e^{k(v_{GİRİŞ} - v_C)} = C \dot{v}_C + I_0 \quad (3.42)$$

Denklem (3.42)'nin $e^{k v_C}$ üstel terimi ile çarpımıyla, denklem (3.43) tanımlanır.

$$I_s e^{k v_{GİRİŞ}} = C \dot{v}_C e^{k v_C} + I_0 e^{k v_C} \quad (3.43)$$

Giriş ve çıkış akımına ait eşitliklerin denklem (3.43)'te kullanılmasıyla denklem (3.44) oluşur.

$$i_{GİRİŞ} = C \dot{v}_C e^{k v_C} + i_{ÇIKIŞ} \quad (3.44)$$

Elde edilen bu eşitliğin $\frac{I_0 k}{C}$ ifadesi ile çarpılmasıyla eşitlik, denklem (3.45)'e dönüşür.

$$i_{GİRİŞ} \frac{I_0 k}{C} = \dot{v}_C e^{kv_C} I_0 k + i_{ÇIKIŞ} \frac{I_0 k}{C} \quad (3.45)$$

Çıkış akımının türevsel ifadesi kullanılarak denklem (3.46) elde edilebilir.

$$i_{GİRİŞ} \frac{I_0 k}{C} = \dot{i}_{ÇIKIŞ} + i_{ÇIKIŞ} \frac{I_0 k}{C} \quad (3.46)$$

Denklem (3.47)'de verilen değişkenin tanımlanmasıyla denklem (3.46) denklem (3.48) olarak ifade edilebilir.

$$\omega_0 = \frac{I_0 k}{C} \quad (3.47)$$

$$i_{GİRİŞ} \omega_0 = \dot{i}_{ÇIKIŞ} + i_{ÇIKIŞ} \omega_0 \quad (3.48)$$

Denklemin “s” ortamında düzenlenmesiyle elde edilen denklem (3.49) ve denklem (3.50) aşağıda verilmiştir.

$$\omega_0 I_{GİRİŞ}(s) = s I_{ÇIKIŞ}(s) + \omega_0 I_{ÇIKIŞ}(s) \quad (3.49)$$

$$\frac{I_{ÇIKIŞ}}{I_{GİRİŞ}} = \frac{\omega_0}{s + \omega_0} \quad (3.50)$$


Bu süzgeç devresine ait çıkış ve giriş akımları arasındaki transfer fonksiyonu, birinci derece alçak geçiren bir süzgeç karakteristiği göstermektedir. Doğrusal davranışlı, doğrusal bir transfer fonksiyonuna sahip süzgeç devresi elde edilmek istendiğinde üstel karakteristiği olan doğrusal olmayan elemanların da kullanılabileceği bu devre ile açık şekilde ispat edilmektedir.

3.2. Yöntem

3.2.1. Logaritmik ortam devre sentez yöntemleri

Temelde süzgeç sentezi üç bölümden oluşmaktadır. Giriş sinyali I_g transistör aracılığıyla girişte sıkıştırılır, transistörün çıkışında elde edilen V_g gerilimi logaritmik ortam süzgecinin çekirdek bölümünde filtreleme işlemine tabi tutulur ve elde edilen

V_{ϕ} çıkış gerilimi tekrar transistör aracılığıyla genişletilerek çıkış akımı I_{ϕ} olarak elde edilir. Logaritmik ortam süzgecine ait tasarım diyagramı Şekil 3.22.'de verilmiştir (Dindar, 2013).



Şekil 3.22. Logaritmik ortam devre tasarımı mantığı

Literatürde logaritmik ortam devre sentezi için *dinamik translineer sentez yöntemi*, *durum uzayı sentez yöntemi* ve *LC ladder benzetim sentez yöntemi* gibi çeşitli yöntemler yer almaktadır. Dinamik translineer sentez yönteminde akımların çarpım ifadelerinden oluşturulan denklemler kullanılırken durum uzayı sentez yönteminde durum değişkenleri tanımlanarak elde edilen denklemler kullanılmaktadır. Durum uzayı sentez yöntemi iç dinamikleri kontrol edebilme imkanı sağlamasına rağmen yüksek dereceden süzgeç sentezinde karşılaşılan karmaşık diferansiyel denklemler bu yöntemin en büyük dezavantajıdır. Pasif devre elemanlarından elde edilen LC ladder yapısının logaritmik ortama geçişini sağlayan LC Ladder benzetimi yöntemi kendi içinde farklı yöntemlere ayrılmıştır: *İşaret akış diyagramı yöntemi*, *Wave aktif süzgeçler* ve *Logaritmik ortamda E-Cell yapıları kullanarak LC ladder benzetimi*. Bu yöntem yüksek mertebeden devre tasarımında en yaygın olarak kullanılan yöntemdir.

3.2.1.1. Dinamik translineer sentez yöntemi

Seevinck (1990), akım modlu yaklaşım kullanarak translineer integratör tasarımını gerçekleştirmiştir. İlerleyen yıllarda bu akım modlu yaklaşım genel bir sentez yöntemine dönüştürülmüştür (Mulder, 1998; Mulder ve ark., 2000). Geliştirilen bu yöntem, statik translineer devrelerin doğrudan sentezlenmesine imkan sunmaktadır. Bu durum, statik translineer devreler ile ilgili teorilerin translineer

devre tasarımında kullanılmasından dolayı büyük bir üstünlük teşkil etmektedir.

Translineer devrelerde, değişken parametrelerinin x_i ile temsil edilmesiyle denklem (3.51) ve denklem (3.52)'deki eşitlikler elde edilir.

$$x = \frac{I_{x_i}}{I_0} \quad (3.51)$$

$$\frac{\partial}{\partial \tau} = \frac{CV_T}{I_0} \frac{\partial}{\partial t} \quad (3.52)$$

Bu denklemlerde

I_0 : DC akım kaynağını

τ : Boyutsuz zamanı,

t : Klasik boyutlu zamanı ifade etmektedir.

I_0 DC akım kaynağı sayesinde translineer devreler doğrusal olarak ayarlanabilmektedir. Dinamik translineer prensip kullanılarak diferansiyel denklem elde edilmiştir. Bu diferansiyel denklemler sayesinde logaritmik ortamda süzgeç sentezi ve analizi daha sistematik ve kolay bir hal almıştır (Frey, 1993a). Translineer devreler genellikle akımlardan meydana gelen çok değişkenli polinomlar şeklinde tanımlanırlar. Bu polinomların diferansiyel denklemlere dönüştürülebilmesi için kapasitör elemanı translineer devreye eklenmiştir. Kapasitör akımı, denklem (3.53) ve denklem (3.54)'teki gibi tanımlanabilir (Mulder, 1998; Mulder ve ark., 2000).

$$I_{cap} = CV_t \sum_t \pm \frac{I_{c_i}}{I_{c_i}} \quad (3.53)$$


$$\vec{I}_{cap} = \vec{I}_{cap} \left(\vec{I}_x, \vec{I}_x \right) \quad (3.54)$$

Her bir kapasitör akımı denklem (3.55) ve denklem (3.56)'da olduğu gibi tüm durum değişkenlerine bağlı olarak tanımlanır.

$$I_{c_1} = CV_T \left(\frac{\dot{I}_{x_1}}{\dot{I}_{x_1}} - \frac{\dot{I}_{x_2}}{\dot{I}_{x_2}} \right) \quad (3.55)$$

$$I_{c2} = CV_T \left(\frac{\dot{I}_{x1}}{\bar{I}_{x1}} + \frac{\dot{I}_{x2}}{\bar{I}_{x2}} \right) \quad (3.56)$$

Denklem (3.55) ve denklem (3.56)'daki eşitliklerin devre uygulaması Şekil 3.23.'teki gibi elde edilebilir (Kırçay, 2007). Denklem (3.55) genel bir translineer devre yapısını tanımlamaktadır. Yüksek dereceden süzgeçler bu genel ifadeleri kullanarak sentezlenmektedir.



Şekil 3.23. Translineer devre yapıları

Bu sentez yönteminin son basamağı biaslama işlemidir. Biaslama işlemindeki amaç, translineer bozulmanın doğrusal devre yapısına göre eşlenmesini ve kolletör akımlarının doğru şekilde transistörler üzerinden akmasını sağlamaktır. Biaslama işlemi tümüyle NPN ya da NPN-PNP bileşik transistör uygulamaları ile yapılabilir.

Translineer prensibine dayalı olarak sentezlenen logaritmik ortam süzgeçleri, akım modlu devreler olduğundan düşük gerilim, düşük güç tüketimi, düşük gürültü, yüksek frekans, elektronik olarak ayarlanabilen kesim frekansı gibi üstünlüklere sahiptir. Ayrıca bu tasarım yöntemi diğerlerine göre daha kolay bir tasarım tekniği sağlamaktadır. Tüm bu özelliklere ek olarak, sadece kapasitör ve transistör devre elemanları kullanılarak dinamik translineer devreler yöntemi ile süzgeç transfer fonksiyonunu gerçeklemek mümkündür. Bu özelliği sayesinde dinamik translineer devreler tüm devre tasarımları için oldukça büyük önem arz etmektedir.

3.2.1.2. Durum uzayı yöntemi

Durum uzayı sentez yöntemi logaritmik ortam süzgeçlerinin tasarlanmasında

kullanılan ve süzgeç tasarımları için genel bir çözüm sunan güçlü ve verimli bir tasarım yöntemidir (Frey, 1993a). Diğer sistem tanımlama yöntemlerinden farklı olarak durum uzayı sentez yöntemi harici büyüklüklerle değil dahili büyüklüklerle tanımlanmaktadır. Yani tanımlama büyüklüğü olarak giriş ve çıkış işaretleri kullanılmaktadır. Sistemin bu şekilde tanımlanması aşağıda sıralanan birçok avantajın elde edilmesini sağlamaktadır (Arslanalp, 2003; Frey ve Tola, 1999).

- Sistem karakteristiğine ait iç bilgiler elde edilir.
- Çok girişli ve çok çıkışlı sistemlerin ortak şekilde ele alınması sağlanır.
- Doğrusal olmayan-zamanla değişen sistemlerde kullanıma imkan sağlanır.

Blok modelleme gibi metotlarda sistemin t anındaki cevabını bilmek için $-\infty$ 'dan t anına kadar sisteme uygulanan giriş işaretlerinin bilinmesi gerekir. Bu nedenle $t > t_0$ aralığında giriş değerleri ve $t = t_0$ anındaki başlangıç koşulu biliniyorsa sadece $t > t_0$ aralığında çıkışta elde edilecek cevap hesaplanabilir (Van Valkenburg, 1987). $t > t_0$ aralığında giriş işaretinin alacağı değerlerin bilinmesi x_1, x_2, \dots, x_n 'in t_0 anındaki değerlerinin bilinmesi için yeterlidir. Bu şartı sağlayan x_1, x_2, \dots, x_n , durum değişkenleri olarak ifade edilmektedir. $x(t_0)$ başlangıç değerlerinin ve $(t_0 - t)$ aralığındaki giriş bilgisinin bilinmesi durumunda $t > t_0$ aralığında tanımlı herhangi bir t anında çıkış işareti $y(t)$ hesaplanabilir. Başka bir ifadeyle herhangi bir andaki çıkış ani değeri için sistemin o andaki durumu ve kaynağın ani değerinin bilinmesi gerekir. Hem basit sistemler hem de çok girişli çok çıkışlı (MIMO, Multi Input Multi Output) sistemler için aynı durum söz konusudur. Dolayısıyla durum değişkenleri metodunda karşılaşılan sorun bu yöntemin sadece nedensel sistemlere uygulanabilmesidir (Ercan, 2007).

Bir devre için durum değişkenlerinin farklı olarak seçilebilmesi sistem davranışının farklı yollarla ifade edilebileceğini göstermektedir. Durum uzayı formülize edilecek olursa, birinci dereceden diferansiyel denklemler ve durum değişkenleri düğüm gerilimlerinin üstel ifadesi kullanılarak tanımlanabilir. Durum uzayı sentez yöntemi devre tasarımı ile matematiksel formülasyon arasında doğrudan bir bağıntı kurmaktadır (Kırçay, 2007). Bu özellik devrenin tasarımı esnasında oluşabilecek sorunların çözümünü kolaylaştırarak sistematik bir sentez yöntemi

sunmaktadır. Bu yöntemle ait sistematik sentez prosedürü Frey (1993a) tarafından geliştirilmiştir. n . dereceden bir devreye ilişkin genel karakteristik verileri ile sistem diferansiyel denklemleri elde edilebiliyorsa, bu denklemler üzerinde belirli düzenlemeler yapılarak sistem durum denklemlerine dönüştürülebilir (Tola, 1999; Tola ve Frey, 2000; Kırçay, 2007).

Logaritmik ortam devreleri gerçekleştirirken eşleşme sonunda sisteme ait karakteristik denklemin değişmeden kalması temel gerekliliktir. Bu durum eşleme yapılan aktarım fonksiyonunun *çift yönlü, birebir ve örten* bir fonksiyon olmasını zorunlu kılmaktadır (Arslanalp ve Tola, 2007). Logaritmik ortam süzgeçlerinin durum uzayında sentezi yöntemi sırasında uygulanan üstel eşleşme fonksiyonuna ilişkin giriş ve çıkış işaretlerinin daima pozitif olması gerekir. Giriş-çıkış sinyallerinin sürekli pozitif değerde kalması için gerekli olan şartlar belirlenmelidir. Giriş sinyali, bu şartları çıkış sinyalinden daha kolay bir şekilde sağlamaktadır. DC bir kaynak ile öteleme yapmak, giriş sinyalini sürekli pozitif olarak tutmak için uygulanabilecek basit bir yöntemdir. Oysaki durum değişkenlerinin her zaman pozitif olmasını sağlamak bu kadar basit değildir. Çünkü durum değişkenleri sistemin iç dinamiklerine bağlı, dışarıdan yapılacak değişimlere kapalıdır. Bunu yapabilmek için aynı anda sağlanması gereken şartlar mevcuttur. Bu şartlar DC ve AC denge koşulları olmak üzere iki gruba ayrılır. Bir sistemin sentezi aşamasında ilk olarak DC denge koşuluna bakılır. Giriş sinyaline DC kaynak eklenerek giriş sinyalinin ve durum değişkenlerinin sürekli sıfırdan büyük olduğundan emin olunmalıdır. Bu durumun sağlanabilmesi için sağ tarafta en az bir pozitif ve negatif katsayılı terim bulunmalıdır. Tola (2000) tarafından yapılan çalışmada bu konuyla ilgili bir teorem sunulmuştur. Bu teoreme göre ilk durum değişkeninin katsayısı negatif ve diğer tüm terimlerin katsayıları pozitif veya en az bir tanesi pozitif olmak şartıyla diğer katsayılar sıfır ise bu sistemin DC denge şartı her zaman sağlanabilir (Tola, 2000).

Bir sisteme ait ilk durum değişkeninin türevine ve sistem denkleminin ilk durum değişkenine bağımlı değişimine bakılarak o sisteme ilişkin AC denge şartı incelenir. Tola (2000) tarafından sunulan teoreme göre birinci durum değişkeninin

çok küçük değerleri için sistem denklemlerinin oluşturduğu eğri pozitif eğimli ise birinci durum değişkeni her zaman pozitif bölgededir ve sistem denklemleri AC denge şartını sağlamış olur. Bu durumda DC denge için sağlanması beklenen koşul, AC denge için gerekli koşul olarak kabul edilmektedir.

Sonuç olarak sistem denklemleri incelenerek logaritmik ortamda sistemin durum uzayı sentez yöntemi ile tasarlanıp tasarlanamayacağına karar verilebilir. Eğer sistem AC ve DC denge şartını sağlamıyorsa denklemler üzerinde birtakım değişiklikler yapılarak uygunlaştırma işlemi gerçekleştirilmelidir. Uygunlaştırma işlemi için kullanılan yaygın yöntemlerden biri x durum değişkenleri vektörüne $x_{uyg} = Mx$ olacak şekilde doğrusal bir dönüşüm uygulanmasıdır (Frey, 1993a; Frey, 1998). Bu durumda durum uzayı denklem sistemi denklem (3.57)'deki gibi gösterilir.

$$\frac{d\bar{x}_{uyg}}{dt} = \bar{A}_{uyg}\bar{x}_{uyg} + \bar{B}_{uyg}u \quad (3.57)$$

Denklem (3.57)'de yer alan katsayılar denklem (3.58) ve denklem (3.59)'da ifade edilmiştir.

$$\bar{A}_{uyg} = \overline{MAM}^{-1} \quad (3.58)$$

$$\bar{B}_{uyg} = \overline{MB} \quad (3.59)$$

Bu durumda sistemin çıkışı denklem (3.60) olarak elde edilir.

$$y = \bar{P}_{uyg}^T \bar{x}_{uyg} + D_{uyg}u \quad (3.60)$$


Denklemden yer alan katsayılar denklem (3.61) ve denklem (3.62)'de verildiği şekilde tanımlanır.

$$\bar{P}_{uyg} = \overline{PM}^{-1} \quad (3.61)$$

$$D_{uyg} = D \quad (3.62)$$

M matrisi ($N \times N$) boyutlu, sentez için gerekli koşulları gerçekleştirecek özelliklere sahip bir matristir. Çeşitli matematiksel yöntemlerle bulunabilecek olan M matrisi her sistem için mevcut olmayabilir.

Uygunlaştırma matrisi dışında kullanılan bir diğer yöntem ise AB sınıfı fark alan tip devre yapısı kullanımınıdır. Fark alan tip AB sınıfı devreler simetrik iki parçaya sahiptirler. Sentez sonucunda elde edilen devrede süzme işlemi, fark alan tip AB sınıfı devrelerin sahip olduğu simetrik iki parçada eş zamanlı olarak gerçekleştirilmektedir. Devrenin girişine yerleştirilen akım ayırıcı vasıtasıyla giriş sinyali dengeli olarak iki parçaya ayrılıp eşdeğer iki devreye uygulanır. Çıkış sinyali de tıpkı giriş sinyali gibi iki parçaya ayrılır. Çıkış sinyallerinin birleşimi ile devrenin gerçek çıkış sinyali elde edilir. AB sınıfı fark alan tip logaritmik ortam süzgeci olarak adlandırılan bu devre yapısı sentez aşamasında uygunlaştırma problemi ile karşılaşılan devrelerin sorunsuz olarak sentezlenmesini mümkün kılmaktadır (Kırçay, 2007). AB sınıfı devreler ile A sınıfı devreler arasındaki fark Şekil 3.24.'te blok diyagram olarak verilmiştir (Arslanalp ve Tola, 2007).



Şekil 3.24. a)A sınıfı devre blok yapısı b)AB sınıfı fark alan tip devre blok yapısı

3.2.1.3. LC ladder benzetimi sentez yöntemi

LC ladder benzetim yöntemi bir takım operatörler kullanılarak doğrusal ortamdaki devre elemanlarının doğrudan logaritmik ortam eşdeğerlerinin elde edilmesi temeline dayanmaktadır. LC ladder benzetim yönteminin diğer yöntemlere göre bazı üstünlükleri bulunmaktadır. Bu yöntemde yüksek dereceden süzgeç

tasarımı esnasında durum uzayı sentez yönteminde karşılaşılan karmaşık diferansiyel denklemler ile işlem yapmak zorunluluğu ortadan kalkmaktadır. Perry ve Roberts (1995) ile Psychalinos ve Vlassis (2002) tarafından yapılan çalışmalarda durum uzayı sentez yönteminde kullanılan denklemlere ve türevsel ifadeler gereksiz devrelerdeki pasif elemanların benzetimi yapılarak logaritmik ortam süzgeç sentezleri gerçekleştirilmiştir. Ayrıca LC ladder yönteminin sağladığı bu avantaj, durum uzayı sentez yöntemiyle A sınıfı yapıda, devre sentezinde gerekli olan uygunlaştırma işleminin daha kolay şekilde yapılabilmesi sağlamaktadır. Bu yöntem devre elemanlarının parazitik etkileri ve eğilimleri üzerindeki toleransları gibi özellikleri nedeniyle yaygın olarak kullanılmaktadır. Ayrıca eşdeğer doğrusal devrenin sahip olduğu tüm avantajları da taşımaktadır.


LC ladder benzetimine dayalı logaritmik ortam devre sentezinde izlenmesi gereken prosedür aşağıda verilmiştir.

- 1) Öncelikle uygun bir süzgeç yaklaşımının belirlenmesi gerekir.
- 2) Bu yaklaşım doğrultusunda istenilen karakteristiklere sahip pasif süzgeç, LC ladder yöntemi ile sentezlenir.
- 3) LC ladder benzetimi için hangi yöntemle dayalı işlem yapılacağı belirlenir.
 - SFG yöntemi ile tasarım gerçekleştirilecek ise LC ladder devre yapısının işaret akış diyagramı çıkarılır.
 - Pasif prototip topolojisi ile tasarım yapılacak ise bobin, kondansatör ve direnç elemanlarının logaritmik ortam eşdeğerleri elde edilir.
- 4) Elde edilen elemanların LC ladder süzgeç ile uygunluğu kontrol edilerek eleman değişikliği gerçekleştirilir.

3.2.1.3.1. Pasif prototip eşdeğeri yöntemi

Bu tasarım yöntemi kullanılarak gerçekleştirilen çalışmalarda farklı logaritmik ortam eşdeğerleri kullanılmaktadır. Literatürde yer alan bazı çalışmalarda transkondüktör hücreler kullanılmakta (Kontogiannopoulos ve Psychalinos, 2005), bazılarında ise Bernoulli hücreleri kullanılmaktadır (Drakakis ve Payne, 1999). Farklı eşdeğer devreler olmasına karşın temel olarak tüm eşdeğerler, translineer

prensibe dayanmaktadır. Kontogiannopoulos ve Psychalinos (2005) çalışmalarında, pasif prototip süzgeç elemanları ile logaritmik ortam eşdeğerlerini değiştirme fikrini kullanmıştır. Bu yöntem ile devre tasarımı esnasında dikkat edilmesi gereken husus akım ve gerilim bilgileridir. Pasif devre elemanları ile eşdeğerlerine ait akım ifadelerinin eşit olması gerekmektedir. Bu şekilde devrenin doğrusallığı korunmuş olmaktadır. Ayrıca pasif elemanın her ucundaki gerilim ifadesi eşdeğerinin gerilimine eşit olmalıdır. Logaritmik ortama aktarım işlemi Şekil 3.25.'te görülmektedir (Kontogiannopoulos ve Psychalinos, 2005).



Şekil 3.25. Pasif elemanları logaritmik ortama aktarım yapısı

Bu aktarım işlemi esnasında kullanılan logaritma aktarım fonksiyonu denklem (3.63) ve tersi olan üstel fonksiyon denklem (3.64)'teki gibi ifade edilebilir.

$$V = EXP(\hat{V}) = V_T e^{\hat{V}/V_T} \quad (3.63)$$


$$\hat{V} = LOG(V) = V_T \ln\left(\frac{V+V_T}{V_T}\right) \quad (3.64)$$

3.2.1.3.2. İşaret akış diyagramı yöntemi

İşaret akış diyagramı, ağ yapısını bir formdan kullanışlı başka bir forma dönüştürmek için kullanılan kol ve düğümler içeren topolojik ağ gösterimidir. İşaret akış diyagramları sadece sistemleri temsil eden dallar ve işaretleri temsil eden düğümler içerir. Bir sistem, üzerinde işaret akış yönünü gösteren ok bulunan bir dal ile temsil edilir. Dal üzerinde sistemin transfer fonksiyonu bulunur. Bir işaret ise bir düğümlerle temsil edilir ve ismi düğüm üzerine yazılır. Bir işaret akış diyagramı bir

blok diyagramın basitleştirilmiş hali olarak düşünülebilir. Blok diyagramları ile doğrusal sistemler kolaylıkla modellenabilir. Fakat karmaşık sistemlerde blok diyagramlarını indirgemek zor ve zaman alıcı olabilir. Ayrıca blok diyagramları arasındaki işaret akışı net olarak görülemeyebilir. İşaret akış diyagramları, blok diyagramları gibi sistemin neden sonuç ilişkisini gösteren ancak daha basit bir inceleme yöntemidir. Sinyal akış diyagramı yöntemi kullanılarak diferansiyel denklem kümesi birçok farklı şekilde tanımlanabilir. Mevcut bileşenlerin türü gibi faktörler hangi işaret akış diyagram yönteminin kullanılacağını belirler. İşaret akış diyagramı (SFG) logaritmik ortam devrelerinin sentezi için kullanılan yaygın yöntemlerden biridir. SFG yöntemiyle sentez yapabilmek için pasif devre prototipi kullanılabileceği gibi doğrudan transfer fonksiyonu ya da blok diyagramı da kullanılabilir. İşaret akış diyagramı üzerinde en genel anlamda integral alma, skaler ile çarpma ve toplama fonksiyonları yer alır. Logaritmik ortamda işaret akış diyagramı yönteminin uygulanabilmesi için bu işlemleri gerçekleştirecek dönüşüm ve tanımlamaların yapılması gerekir. Bu dönüşümler sırasında gerilim modlu devre yapısından akım modlu devre yapısına geçişin sağlanması gerektiği durumlar da mevcuttur. KHN gibi işaret akış diyagramında ikili döngü bulduran devreler akım modlu olarak tanımlanır. Bu dönüşüm ayrıca besleme gerilimi ile sınırlandırılmış olan gerilim dalgasından sıyrılarak daha geniş çalışma aralığı sunmaktadır.

Şekil 3.26.'da örnek olarak verilen LC ladder devresi üzerinden işaret akış diyagramının elde edilmesi açıklanacak olursa, devreye ait düğüm ve çevre eşitlikleri denklem (3.65), denklem (3.66) ve denklem (3.67) olarak verilmiştir.




Şekil 3.26. Örnek LC Ladder devre

$$v_1 = \frac{1}{c_1} \cdot \int \left(\frac{v_i - v_1}{r_s} - i_2 \right) dt \quad (3.65)$$

$$i_2 = \frac{1}{l_2} \cdot \int (v_1 - v_3) dt \quad (3.66)$$

$$v_3 = \frac{1}{c_3} \cdot \int (i_2 - v_3) dt \quad (3.67)$$

Bu denklemlerden yola çıkılarak bulunması gereken değişkenler tanımlanır. Örnek devre için bu değişkenler v_1 , i_2 ve v_3 tür. Değişkenlerin tanımlanmasıyla beraber işaret akış diyagramının temeli oluşturulmuş olur. Verilen eşitliklerin sağlanacağı şekilde pasif devrenin doğrusal işaret akış diyagramı Şekil 3.27.'de görüldüğü gibi elde edilir.




Şekil 3.27. Ele alınan devrenin işaret akış diyagramı

İşaret akış diyagramı yöntemi ayrıca LC ladder süzgeç yapısından aktif süzgeç elde etmek için kullanılır. Logaritmik ortamda işaret akış diyagramı yöntemiyle doğrusal sistemin dönüştürülmesi için izlenmesi gereken adımlar aşağıda verilmiştir.

- 1) Referans olarak kullanılacak LC ladder yapısının elde edilmesi.
- 2) Bu devre yapısına göre kirchoff akım ve gerilim eşitliklerinin yazılması.
- 3) KVL ve KCL denklemler ile ilgili referans devresinin doğrusal sinyal akış grafiğinin oluşturulması.
- 4) Her bir integratörden sonra LOG bloğunun yerleştirilmesi.
- 5) Her bir toplayıcı ya da çoğullayıcıdan önce ANTI-LOG bloğunun yerleştirilmesi.
- 6) Çıkışa bir ANTI-LOG blok yerleştirilmesi
- 7) Girişe bir LOG blok yerleştirilmesi.
- 8) SFG logaritmik ortam integral dalları ile logaritmik ortam integratörlerinin değiştirilmesi.

Şekil 3.28.'de logaritmik ortamda tanımlı sistem yapısı verilmiştir.



Şekil 3.28. Logaritmik ortam sistem yapısı

Bu yöntem pek çok araştırmacının sentez kolaylığı açısından tercih ettiği bir yöntemdir. Bu yöntemle beraber elde edilen aktif süzgecin LC ladder eşdeğeri olan süzgece ait duyarlılık gibi özellikleri korunur. Süzgeç tasarımının kolaylıkla yapıldığı bu yöntemde kullanılan integratörler sayesinde yüksek frekansta çalışabilen kararlı bir sistem elde edilir. Bu metod sinyalin akışına dayalı olduğundan durum değişkenleri yapıları ve yüksek dereceden yapılar için daha iyi bir tahmin imkanı sunmaktadır. Bu özellikleri nedeniyle SFG yöntemi üzerine çok sayıda çalışma yapılmıştır. Logaritmik ortamda yapılan bu tasarımlarda farklı işaret akış grafikleri gibi farklı aktif eleman (BJT, CMOS, OTA, Op-amp) bazlı bloklar kullanılmaktadır (Duerden, 2001; Brackett ve Sedra, 1976; Perry ve Roberts, 1995). Brackett ve Sedra (1976) yaptığı çalışmada doğrusal devre tasarımı için yaygın olarak kullanılan SFG yöntemini kullanarak işlemsel yükselteçlerle bir süzgeç devresi gerçekleştirmiştir. Leap-frog tekniğinin uygulamaları göz önüne alındığında geçiş bandında güç kaybı ve duyarlılık konusunda daha iyi sonuçlar alındığı gözlenmiş ve SFG yönteminin yaygınlaşmasını sağlamıştır. Fakat Brackett ve Sedra bu yöntem kullanılarak içerisinde π kapasitör ya da T indüktör bulunan bir devrenin bire bir dönüşüm ile gerçekleştirilemeyeceğini belirtmiştir. Denklem (3.65) ve denklem (3.66)'dan görüldüğü gibi durum denklemleri kapasite gerilimi ve indüktör akımı şeklinde ifade edildiğinden bu yapıların bulunduğu devreler için yeni bir yöntem sunulmuştur. Bu yöntemde aktif devre elemanı olarak kullanılan işlemsel yükselteçlerin çıkışlarını istenilen sınırlara zorlamak için ek bir işlemsel yükselteç kullanılır (Brackett ve Sedra, 1976). Yapılan bu çalışma göstermiştir ki logaritmik ortamda işaret akış diyagramı ile işlem yapılırken kullanılan blok yapılar tasarlanması istenen devre karakteristiğine göre esnek bir şekilde değiştirilebilmektedir. Sentezi yapılan devre

içerisinde türev alıcıya ihtiyaç duyulan eliptik süzgeç, yüksek geçiren süzgeç gibi uygulamalarda da devreye eklenen elemanlarla istenen özellikler elde edilmeye çalışılır.

Brackett ve Sedra (1976) tarafından operasyonel olarak LC ladder benzetimi yapabilecek işaret akış diyagramını elde edebilmek için genel bir prosedür sunulmuştur. Bu prosedür aslında her bir elemanın işaret akış diyagramı kullanılarak diğer devre elemanları ile nasıl bağlantı yapılacağına dair birtakım kurallardır ve bu kurallar uygulanarak aktif süzgeç elde edilir. Benzetim sırasında ilk adım LC ladder yapısını oluşturmak ve indüktör sayısını minimize etmektir. Çünkü bu şekilde eşdeğer devrede kullanılan işlemsel yükselteç sayısı düşürülmüş olacaktır. Sonraki adım, pasif süzgecin her dalı aktif olarak çalışmasını karşılayan bir devre ile değiştirilmesidir.


4. ARAŞTIRMA BULGULARI ve TARTIŞMA

4.1. Temel Logaritmik Bloklar

Logaritmik ortamda devre tasarımının yapılabilmesi için toplama, çarpma ve integral alma gibi temel matematiksel işlemleri gerçekleştirebilecek yapıların tanımlanması gerekmektedir.

4.1.1. Temel logaritmik ortam hücresi

Logaritmik ortamda devre sentezi için kullanılan bloklar, NPN ve PNP transistörler kullanılarak oluşturulmuştur. Şekil 4.1.'de temel devre yapısı verilmiştir (Perry ve Roberts, 1995).



Şekil 4.1. Temel logaritmik ortam hücresi

Verilen temel yapıya ait çıkış akımını I_B denklem (4.1)'deki gibi ifade edilebilir.

$$I_B = K \cdot I_0 \cdot e^{(V_A - V_B)/2V_T} \quad (4.1)$$

Şekil 4.1.'de verilen temel yapıya bağlı olarak logaritmik ortamda LOG ve ANTI-LOG olmak üzere iki önemli operatör tanımlanır. Denklem (4.1) kullanılarak operatörlere ait eşitlikler denklem (4.2) ve denklem (4.3)'te olduğu ifade edilir.


$$ANTILOG(V) = I_0 e^{V/2V_T} \quad (4.2)$$

$$LOG[I_0 e^{V/2V_T}] = V \quad (4.3)$$

LOG fonksiyonu logaritmik ortamın aktarım fonksiyonudur. Yukarıda tanımlanan fonksiyonların en önemli özelliği ise ters fonksiyonlar olmasıdır. İki aktarım fonksiyonu arasındaki ters ilişki denklem (4.4)'ten açık şekilde görülmektedir.


$$LOG[ANTILOG(V)] = V \quad (4.4)$$

Bu operatörler kullanılarak logaritmik ortam blokları genel bir formda gösterilebilir. Oluşturulan yeni sistemler Şekil 4.2.'de gösterildiği gibi girişte yer alan ANTI-LOG ve çıkışta yer alan LOG bloğu dışında geleneksel doğrusal sisteme dayanmaktadır (Perry ve Roberts, 1995).




Şekil 4.2. Logaritmik bloklarla tanımlı sistem

Böyle bir sistemin en büyük dezavantajı artık doğrusal olmamasıdır. Dolayısıyla logaritmik ortam sistemlerini doğrusallaştırmak ve orijinal transfer fonksiyonunu elde etmek için bir çözüm yolu gerekmektedir. Doğrusallaştırma işlemi için iki alternatif yol bulunmaktadır. Birincisi, Şekil 4.3.'te görüldüğü gibi logaritmik ortam sisteminin girişine LOG, çıkışına ANTI-LOG bloğu yerleştirmektir (Perry ve Roberts, 1995). Bu fonksiyonlar birbirinin tersi karakteristiğe sahip olduğundan genel sonuç doğrusal olarak elde edilecektir.



Şekil 4.3. Logaritmik ortam sistemlerini doğrusallaştırma:Yöntem I



Şekil 4.6. Logaritmik ortam tersleyen integratör

Denklem (4.1) ve çıkış düğümüne ait Kirchoff akım denkleminde yararlanılarak integratörün karakteristik denklemi denklem (4.5)'teki gibi elde edilir.

$$C \frac{d}{dt} \hat{V}_o = \hat{K}_{i1} I_0 e^{(\hat{V}_{i1} - \hat{V}_o)/2V_T} + \dots + \hat{K}_{iN} I_0 e^{(\hat{V}_{iN} - \hat{V}_o)/2V_T} \quad (4.5)$$

Eşitliğin her iki tarafının $e^{(\hat{V}_o)/2V_T}$ ifadesiyle çarpılıp türev işlemlerinin gerçekleştirilmesiyle denklem (4.6)'ya dönüşüm sağlanır.

$$\frac{C2V_T}{I_0} \cdot \frac{d}{dt} [e^{(\hat{V}_o)/2V_T}] = \hat{K}_{i1} I_0 e^{(\hat{V}_{i1})/2V_T} + \dots + \hat{K}_{iN} I_0 e^{(\hat{V}_{iN})/2V_T} \quad (4.6)$$

Denklem (4.7)'de $\frac{I_0}{2V_T}$ şeklindeki ölçeklendirme faktörüne bağlı olarak yeni bir K_i sabiti tanımlanmıştır.

$$K_i = \frac{\hat{K}_i I_0}{2V_T} \quad (4.7)$$

Bu ölçeklendirme faktörü LC ladder yapısından logaritmik ortama geçerken oldukça önemli bir parametredir. Bu faktör yukarıda ifade edildiği gibi K_i sabitini belirlerken kullanıldığı gibi kapasite ve indüktans değerlerini ölçeklendirirken de

kullanılmaktadır. Ayrıca bu faktör logaritmik ortam süzgeçlerinin ayarlanabilme özelliklerinin belirlenmesinde önemli bir rol oynamaktadır. Yeni sabit K_i 'nin denklem (4.6)'da yerine konulmasıyla denklem 4.8 elde edilir.

$$C \cdot \frac{d}{dt} [e^{(\hat{V}_0)/2V_T}] = K_{i_1} I_0 e^{(\hat{V}_{i_1})/2V_T} + \dots + K_{i_N} I_0 e^{(\hat{V}_{i_N})/2V_T} \quad (4.8)$$


LOG ve ANTI-LOG operatörleri kullanılarak denklem (4.8)'de gerekli düzenlenmelerin yapılmasıyla denklem (4.9)'daki eşitlik sağlanır.

$$C \frac{d}{dt} [ANTI(\hat{V}_0)] = K_{i_1} ANTI(\hat{V}_{i_1}) + \dots + K_{i_N} ANTI(\hat{V}_{i_N}) \quad (4.9)$$

\hat{V}_0 'ı elde edecek şekilde eşitlik düzenlenecek olursa, integratör denkleminin son hali denklem (4.10)'daki gibi olacaktır.

$$\hat{V}_0 = LOG \left[\frac{1}{C} \int [K_{i_1} ANTI(\hat{V}_{i_1}) + \dots + K_{i_N} ANTI(\hat{V}_{i_N})] dt \right] \quad (4.10)$$


Tüm işlemlerden sonra elde edilen blok diyagram ise Şekil 4.7.'de verilmiştir (Perry ve Roberts, 1995).



Şekil 4.7. Logaritmik ortam blok yapısı


4.1.3. Sönümlü integratör

Sönümlü bir integratör elde etmenin en basit yolu sistemin çıkışından girişine geri besleme yapılmasıdır. Geri beslemeli sistem yapısı Şekil 4.8.'de görülmektedir (Perry ve Roberts, 1995).



Şekil 4.8. Geri beslemeli sistem

Logaritmik ortam bloklarının bir diğer örneği olan sönümlü integratör Şekil 4.9.'da gösterilmiştir (Perry ve Roberts, 1995).




Şekil 4.9. Sönümlü terslemeyen integratör

Devredeki kapasite akımı denklem (4.10)'daki gibi ifade edilir.

$$I_{damp} = \hat{K}_{damp} \cdot I_0 \cdot e^{(\hat{V}_0 - \hat{V}_0)/2V_T} \Rightarrow I_{damp} = \hat{K}_{damp} \cdot I_0 \quad (4.10)$$


4.1.4. Giriş ve çıkış katları

Sistemin girişinde LOG bloğunun ve çıkışında ANTI-LOG bloğunun kullanılması sistemin genel doğrusallığı için zorunludur. Giriş basamağı olan LOG hücresi doğrusal giriş akımını logaritmik gerilime dönüştürür. Sonraki basamakta, logaritmik hücre, süzme işlemini gerçekleştirir ve son adımda ANTI-LOG hücre ile logaritmik çıkış gerilimi doğrusal akıma dönüştürülür. Anlatılan süzme işlemini gerçekleştiren sisteme ait blok yapısı Şekil 4.10.'da verilmiştir (Perry ve Roberts, 1995).



Şekil 4.10. Logaritmik ortam doğrusal sistem blok yapısı

Şekil 4.1.'de verilen temel hücre kullanılarak LOG ve ANTI-LOG blokları elde edilir. Bu yapılardan yola çıkılarak giriş ve çıkış blokları Şekil 4.11.'deki gibi tanımlanır (Perry ve Roberts, 1995).



Şekil 4.11. Giriş ve çıkış katları


4.2. Tasarım Adımları

Logaritmik ortamda işaret akış diyagramı yöntemiyle doğrusal sistemin dönüştürülmesi için gerekli olan prosedür bir önceki bölümde aşağıdaki şekilde anlatılmıştır.


- 1) Referans olarak kullanılabilir LC ladder yapısının elde edilmesi.
- 2) Bu devre yapısına göre kirchoff akım ve gerilim eşitliklerinin yazılması
- 3) KVL ve KCL denklemler ile ilgili referans devresinin sinyal akış grafiğinin oluşturulması.
- 4) Her bir integratörden sonra LOG bloğunun yerleştirilmesi.
- 5) Her bir toplayıcı ya da çoğullayıcıdan önce ANTI-LOG blok yerleştirilmesi.
- 6) Çıkışa bir ANTI-LOG blok yerleştirilmesi

- 7) Girişe bir LOG blok yerleştirilmesi
- 8) SFG logaritmik ortam integral dalları ile logaritmik ortam integratörlerinin değiştirilmesi.

Daha önceki bölümde ilk üç adım örneklerle açıklanmıştır. Bu kısımda ise tanımlanan logaritmik bloklar kullanılarak diğer tasarım adımları örneklenecektir. Şekil 4.12.'de verilen işaret akış diyagramının logaritmik ortamdaki eşdeğeri Şekil 4.13.'te verilmiştir. Bu dönüşüm işlemleri yukarıda verilen adımlar izlenerek sistematik bir şekilde yapılır (Perry, 1996).




Şekil 4.12. Örnek bir işaret akış şeması



Şekil 4.13. Logaritmik ortam işaret akış diyagramı

4.3. Kısa Mesafe İletişim Standartları

Son yıllarda cep telefonları, dijital kameralar ve dizüstü bilgisayarlar gibi mobil dijital cihazlar kişisel dijital yardımcılar (PDA) olarak tüketici pazarında yer almaktadır. Tüm bu cihazlar kendi aralarında veri alışverişi sağlayabilmek, yazıcılarla bağlantı kurabilmek ve yerel ağ bağlantısına erişebilmek için güçlü kısa mesafe iletişime ihtiyaç duyarlar. Temel olarak bu iletişim metotları kablo bağlantılarına, radyo hatlarına veya Şekil 4.14.'te gösterildiği gibi kızılötesi bağlantılara dayanır (Emira, 2003). Bu kızılötesi bağlantılardan her biri avantajlar ve dezavantajlar barındırmaktadır. Bu nedenle her bir bağlantı farklı ürünler içerisinde kullanım imkanı bulmuştur.



Şekil 4.14. Kısa mesafe iletişim standartları

4.3.1. Kısa mesafe kablolu iletişim

Kablolar üzerinden veri alışverişi iyi tasarlanmış bir yöntemdir. Çok amaçlı seri veri yolu yaygın olarak kullanılan standart arayüz haline gelmiştir. USB'nin 480Mb/s gibi yüksek bir hıza çıkması avantajlı olmasına rağmen kablo bağlantıları nedeniyle oluşan sınırlı hareket kabiliyeti dezavantaj oluşturmaktadır. Bu nedenle

USB, dizüstü bilgisayarlar da konferans kamera bağlantısı gibi hareketliliğin çok önemli olmadığı, yüksek veri hacminde kararlı olarak yüksek performans gerektiren uygulamalarda en iyi iletişim aracıdır.

4.3.2. Kısa mesafe kablosuz iletişim

USB'nin aksine, Kızılötesi Veri Birliği (IrDA) standartlarına dayalı kızılötesi iletişim, hızlı bağlantı kurulmasını sağlar. IrDA standartları; dizüstü bilgisayarlar, cep telefonları ve PDA'larda yıllardır yaygın olarak kullanılmaktadır. Fakat geçmişte fiyatlarının yüksek olması nedeniyle kızılötesi teknolojisini kullanımı oldukça zordu. Radyo tabanlı kısa mesafeli kablosuz (SWR) iletişim, öncelikle çok kısa mesafelerdeki kapalı ortamlarda kullanım için tasarlanmış, gelişmekte olan teknolojilere bir alternatiftir. Bu teknoloji internete kablosuz olarak daha hızlı (saniyede yüzlerce megabit) ve ucuz bağlanabilmek için geliştirilmiştir. SWR, geniş bir aralıkta iletişim sağlarken mikrowatt ve miliwatt seviyesinde düşük güç tüketimi avantajı sunmaktadır.

Kısa mesafeli kablosuz iletişim, kendi içinde Kişisel Ağ Alanları (PAN) ve Yerel Ağ Alanları (LAN) olmak üzere iki ana kategoriye ayrılır. PAN genellikle geniş aralık/tepe hızında düşük güç tüketimi ve düşük fiyat sağlar. Tipik bir kablosuz PAN uygulamasında, 10 metrenin altındaki kısa bir kablosuz bağlantı, bir bilgisayar seri kablosu ya da USB kablosu gibidir. Bluetooth ve HomeRF gibi standartlar kısa mesafelerde kablosuz iletişimi düzenlemek için oluşturulmuştur. Özellikle son zamanlarda Bluetooth mobil cihazlarda yaygın kullanım alanı bulmaktadır. Bluetooth, radyo iletişimin doğası gereği çok noktalı iletim sağlar. Yani ağda birçok geçici cihaz bulunur fakat sadece biri ile veri gönderimi yapar. Ancak yetkisiz erişimi önlemek amacıyla, Bluetooth hızlı bağlantı kurulmasını engelleyen gelişmiş kimlik doğrulama ve şifreleme mekanizmaları gerektirir. Bu nedenle, Bluetooth hareketliliğin önemli bir gereklilik olduğu, orta hızlarda veri alışverişi için kararlı noktadan noktaya ya da noktadan çok noktaya bağlantı gerektiren uygulamalar için en iyisidir. Ultra geniş bant (UWB), SRW uygulamalar için büyük potansiyelli gelişmekte olan bir teknolojidir. Taşıyıcı-tabanlı geleneksel kablosuz iletişim

sistemlerinin aksine, UWB-tabanlı iletişim bant tabanlıdır. UWB birkaç GHzlerde DC sinyale yakın olarak yayılan sinyal serileri kullanır.

Öte yandan WAN daha yüksek güç tüketimi ve maliyete karşılık daha geniş aralıkta ve daha yüksek tepe hızı sağlar. Tipik olarak, kablosuz LAN taşınabilir dizüstü bilgisayardan kablolu LAN erişim noktasına kablosuz bağlantı sağlar. Günümüze kadar, 802.11b bir kablosuz LAN standardı olarak çok hızlı kabul görmüştür.

4.3.2.1. Bluetooth ve wi-fi karşılaştırma

Bluetooth ve Wi-Fi aynı ISM frekans bandında çalışır fakat bazı ana farklılıklar içerirler:

Hız: Bluetooth'un 1Mb/s veri iletim hızına sahip olduğu şartlarda Wi-Fi (802.11b) 11 Mb/s veri iletim hızına sahiptir. Dolayısıyla iletim hızları arasında çok büyük bir farklılık vardır.

Uygulamalar: Bluetooth kablolu iletişimin yerini almış bir teknolojidir. Düşük fiyat ve güç tüketimi ile kısa mesafelerde veri alışverişi sağlamaktadır. Bunun, donanım veya sürücülerini gerek olmadan diğer cihazlarla iletişim kurabilen çok basit bir teknoloji olması amaçlanmıştır. Bluetooth, hızın büyük bir sorun olmadığı tek cihazlı bağlantılar için bir seçimdir. PDA'ların senkronizasyonu, yazıcı paylaşımı, cep telefonunun modem olarak kullanımı gibi düşük bant genişliği uygulamaları için oldukça idealdir. Ethernet kolay kurulabilir ve kendine bağlı çevre birimleri ile kolayca entegre edilebilir. Bu nedenle yaygın bir popüleriteye sahiptir. Bu durum wi-fi teknolojisine olan ilgiyi arttırmaktadır.

Güvenlik: Bluetooth teknolojisi, wi-fi teknolojisine oranla biraz daha güvenli bir iletişim sağlamaktadır. Bunun sebepleri şu şekilde sıralanabilir:

- Bluetooth, 802.11b'den daha kısa mesafede veri iletimi yapmaktadır.
- Bluetooth iki düzeyli koruma şifresi içermektedir.

- Wi-fi, diğer ağlardaki tüm güvenlik risklerini taşımaktadır. Bu ağlardan birine bağlantı sağlayabilen biri, diğer bölümlere kolaylıkla erişebilir.

Kullanım kolaylığı: Bir bluetooth cihazı aynı anda sadece 7 cihazla bağlantı kurabilir. Bu durum istenen iki cihaza kolayca erişim ve bağlantı sağlar. Wi-fi daha karmaşıktır; herhangi kablolu ağ gibi aynı derecede ağ yönetimi gerektirir.

Güç: Bluetooth ve wi-fi aynı frekans bandını kullanır. Bu yüzden sinyaller birbirine karışabilir. Modülasyon şekli nedeniyle bluetoothun wi-fiye müdahale etme olasılığı daha yüksektir (Lansford ve ark., 2001).

Mekansal kapasite: Wi-fi açık alanda yüzlerce metre mesafede işlem yapabilir. 100 m yarıçaplı bir daire için her biri 11Mbit/s gibi yüksek hız sunan wi-fi ağı birbirine müdahale etmeden çalışabilir. 33Mbit/s toplam hızın dairenin alanına bölünmesiyle, metre kare başına 1 kbit/s mekânsal alan verir. Öte yandan düşük güç modunda bir bluetooth 10 metre ulaşım alanı ve 1Mbit/s tepe hızı sunar. 10 metrelik bir çemberde 10 Mbit/s toplam hız için en az 10 bluetooth eş zamanlı olarak çalıştırılmalıdır. Bu hızın dairenin alanına bölünmesiyle 30kbit/s mekânsal hız oluşur.

RF özellikleri: İki kablosuz iletişim standardının RF özellikleri bakımından başlıca farklılıkları aşağıda sıralanmıştır.

- Çalışma frekans aralığı
- Kanal bant genişliği
- Veri hızı
- Modülasyon formatı
- Hassasiyet

4.4. Chameleon: Çok Standartlı Alıcı Tasarımı

Bluetooth ve wi-fi arasındaki farklılıklar (veri hızı, güvenlik...) uygulamalarda doğal bir ayrıma sebep olmuştur. Fakat günümüzde dizüstü bilgisayarlar, cep

bilgisayarları, cep telefonları, dijital kameralar ve PDA'lar gibi elektronik cihazlar daha geniş uygulama alanına sahip olabilmek için hem bluetooth hem de wi-fi standardını desteklemektedir. Her iki standardı da desteklemenin maliyeti önemli bir unsur oluşturmaktadır. Bu nedenle çift modlu alıcı-vericiye ihtiyaç duyulmaktadır. Boyutu ve fiyatı minimize edebilmek için iki modda ortak kullanılan blok sayısını olabildiğince yüksek sayıda tutmak gerekir. Bluetooth ve 802.11b standardı aynı RF frekans bandını kullandığından iki moda da uygun olabilecek şekilde bir alıcı tasarlanabilir.

4.4.1. Doğrudan dönüşümlü alıcı mimarisi


Düşük-IF alıcı mimarisi bluetooth standardı için en uygun mimari yapısıdır. Öte yandan wi-fi standardının büyük kanal bant genişliğinden dolayı doğrudan dönüşümlü alıcı (DCR) yaklaşımı daha uygundur. Bu nedenle her iki standardı da sağlayacak alıcı yapısı bilinen mimarilerden daha karmaşıktır. Çok modlu bluetooth/wi-fi alıcısına uygulanabilecek 3 farklı mimari kombinasyonu mevcuttur.

- Bluetooth ve wi-fi standartları için DCR.
- Bluetooth standardı için düşük-IF, wi-fi standardı için DCR.
- Bluetooth ve wi-fi standartları için düşük-IF.

Alan ve güç tüketimi açısından en uygun kombinasyon ilk kombinasyondur. İki standartta aynı yapıyı kullandığından maksimum ortak eleman kullanımı ve minimum alan söz konusudur. Bluetooth standardında DCR mimarisinin kullanımı çözülmesi gereken bazı sorunlara yol açmaktadır. İkinci kombinasyonda her standart kendisi için uygun olan mimari yapıda olduğundan daha kolay uygulanabilir fakat ortak kullanılan eleman sayısı fazla olduğundan maliyeti ve alıcı alanı artmaktadır (Cho ve ark., 2003; Dardari ve ark., 2003). Üçüncü kombinasyonda ise, wi-fi modunda büyük bant genişliğinden dolayı oluşan büyük IF frekansı yüksek güç tüketimine neden olacaktır (Chien ve ark., 2003).

Çift modlu alıcının amacı olan, her iki standart için de ortak kullanılan eleman sayısının maksimum olduğu durum ancak aynı mimari yapısı kullanılarak

gerçekleştirilebilmektedir. Bu nedenle tasarımda DCR mimari yapısı kullanılmıştır. Bahsedilen mimari yapı Şekil 4.15.'te görülmektedir (Emira, 2003).




Şekil 4.15. Çift mod Bluetooth/802.11b alıcı

Anten tarafından alınan RF bluetooth/wi-fi sinyali önce düşük ses amplifikatörü (LNA) ile yükseltilir, daha sonra temel bant için yerel osilatör (LO) çıkışı ile karıştırılır. Karıştırıcı (mixer) çıkışı, her iki standarda da uyumlu alçak geçiren süzgecin seçilen temel bandından geçirilir. Alçak geçiren süzgeç çıkışı değişken kazanç yükseltici (VGA) tarafından yükseltilir. VGA, maksimum ve minimum sinyal seviyeleri sırasıyla -4 dBm ve -80 dBm olan sinyalleri işlemektedir. Ayrıca VGA'nın işlem yapamadığı sinyal seviyeleri için VGA kazanç kontrolüne ek olarak, LNA'nın yüksek kazanç ve düşük kazanç modu olmak üzere iki kazanç ayarı vardır. LNA ve VGA, alıcı anten sinyal seviyesine bağlı olarak, genel alıcı kazancı ayarlamak için otomatik kazanç kontrol (AGC) döngüsüne yerleştirilir. Sinyal seviyesi ADC çıkışında dijital ortamda ölçülür. Bu nedenle, bir dijital kontrollü VGA gerekmektedir.

4.4.2. Süzgeç frekans cevabı


Literatürde çift modlu alıcı tasarımı ile ilgili çeşitli çalışmalar bulunmaktadır. Yapılan çalışmalarda, iki modda bit hata oranı (BER) performans demodülatörünün üzerinde süzgeç uyumu ve bant genişliği etkisini değerlendirmek için çeşitli benzetimler yapılmıştır. 5. dereceden Butterworth süzgeç ve 4. dereceden Chebyshev süzgeç istenilen süzgeç yapısına uygundur. Şekil 4.16.'da 0.5dB geçiş bandı dalgalanmaları ile 5. dereceden Butterworth alçak geçiren süzgeç (AGS) ve 4. dereceden chebychev alçak geçiren süzgeç (AGS) kullanarak gerçekleştirilen Bluetooth demodülatörün performansı görülmektedir (Emira, 2003).



Şekil 4.16. Bluetooth modu için farklı yaklaşımli iki süzgecin BER performansı


İki süzgeç de 600kHz bant genişliğine sahiptir. Chebyshev süzgeç yaklaşımı ile Butterworth süzgeç yaklaşımı karşılaştırıldığında 0.5 dB' den daha fazla bir bozulma söz konusudur. Bu durum geçiş bandında Chebychev süzgecin Butterworth süzgeçten daha fazla grup gecikme değişkenliğine sahip olduğu gerçeğine bağlanabilir. Dolayısıyla çift modlu alıcı için Butterworth süzgeç yaklaşımı daha uygundur. Süzgeç yaklaşımından sonraki adım süzgecin bant genişliğinin belirlenmesidir. Daha yüksek bant genişliği komşu kanal parazitleri için daha az zayıflama ve demodülatöre daha fazla gürültü geçişi anlamına gelmektedir. Daha düşük bant genişliği ise sinyal spektrumunun daha fazla önemli kısmının

reddedilmesi demektir. Farklı bant genişliklerinde Butterworth süzgeç kullanılarak elde edilen bluetooth BER performansları Şekil 4.17.'de verilmiştir (Emira, 2003). Bluetooth modu için en uygun bant genişliği 600kHz'dir.



Şekil 4.17. Farklı bant genişlikleri için alçak geçiren süzgeç BER performansı

Wi-fi modu için ise 6MHz frekansı iyi bir BER performansına karşılık gelen bant genişliğidir. Şekil 4.18.'de görüldüğü gibi, Wi-fi modunda 6MHz bant genişliğine sahip 5. dereceden butterworth süzgeç aynı bant genişliğine sahip 4. dereceden chebyshev süzgece göre daha üstün bir BER performansına sahiptir (Emira, 2003).



Şekil 4.18. Wi-Fi modunda farklı yaklaşımlı süzgeçlerin BER performansı

İki çalışma modu için de en uygun süzgeç yapısı 5. dereceden Butterworth süzgeçtir. Bu nedenle, standartlar arasında geçiş yaparken görece kutupların konumlarını değiştirmeye gerek yoktur, sadece frekans ayarı yeterlidir.

4.5. Butterworth Süzgeç Yaklaşımı

Butterworth yaklaşımı süzgeç tasarımı kullanılan en basit yaklaşımlardan biridir. İlk olarak 1930 yılında İngiliz mühendis ve fizikçi Stephen Butterworth “On the Theory of Filter Amplifiers” başlıklı yazısında Butterworth süzgecin tanımını yapmıştır. Butterworth, bir süzgecin sadece istenmeyen frekansları geçirmemesinin yeterli olmadığını, bunun yanında geçirmesi istenen tüm frekanslarda aynı duyarlılıkla işlem yapması gerektiğini savunmuştur. Bu şekilde ideal süzgeç gerçekleşmesi imkansızdır. Fakat Butterworth, doğru değerlerde elemanlar kullanılarak ideale yakın bir yaklaşım elde edileceğini ispatlamıştır (Sedra ve Smith, 1998).

Butterworth süzgeç, geçirme bandı mümkün olduğu kadar düz bir frekans yanıtı için tasarlanmış süzgeç türüdür. Dolayısıyla geçirme bandında herhangi bir bozulma ve dalgalanma oluşmaz.


N. dereceden alçak geçiren bir Butterworth süzgecin genliği denklem (4.11)'deki şekilde ifade edilir.

$$|H(j\omega)| = \frac{1}{\sqrt{1+\varepsilon^2\left(\frac{\omega}{\omega_p}\right)^{2N}}} \quad (4.11)$$

Denklemdaki ω_p iletim frekansı, ε ise giriş işaretinin maksimum değerine bağlı olarak tanımlanmış bir değişkendir. Bu değişkene ait eşitlik ise denklem (4.12) ile verilmiştir.

$$\varepsilon = \sqrt{10^{A_{max}/10} - 1} \quad (4.12)$$

Denklem (4.11)'den görüleceği üzere N değeri büyüdükçe Butterworth süzgecin Şekil 4.19.'da görülen genlik fonksiyonu ideal süzgeç genlik karakteristiğine yaklaşmaktadır.




Şekil 4.19. Butterworth süzgeç genlik cevabı

4.6. Logaritmik Ortamda 5. Dereceden Butterworth Alçak Geçiren Süzgeç Tasarımı

Bu bölümde işaret akış diyagramı yöntemi kullanılarak logaritmik ortamda 5. dereceden alçak geçiren Butterworth süzgeç tasarımı gerçekleştirilmiştir. Tasarım metodu olarak LC ladder prototipine dayalı işaret akış diyagramı metodu

kullanılmıştır. Bu nedenle tasarım için ilk adım olarak istenilen özelliklerde tasarım kriterlerinin uygulanabileceği yapıda bir LC ladder devresi ele alınmıştır. LC ladder devre yapısı Şekil 4.20.'de görülmektedir (Winder, 2002).



Şekil 4.20. 5. Dereceden alçak geçiren Butterworth süzgeç LC Ladder yapısı

Devre teorisine göre ele alınan devrede V_1, V_3, V_5, I_2 ve I_4 olmak üzere beş bilinmeyen mevcuttur. Bu nedenle, ikinci adım olarak beş farklı kirchoff akım ve gerilim denklemi yazılır. Bu denklemler, denklem (4.14)'de verilen eşitliklerle tanımlanır (Perry & Roberts, 1996).

$$C_1 \frac{d}{dt} V_1 = \frac{V_s - V_1}{R_s} - I_2 \quad (4.14)$$


$$C_3 \frac{d}{dt} V_3 = I_2 - I_4$$

$$C_5 \frac{d}{dt} V_5 = I_4 - \frac{V_5}{R_L}$$

$$L_2 \frac{d}{dt} I_2 = V_1 - V_3$$


$$L_4 \frac{d}{dt} I_4 = V_3 - V_5$$

Üçüncü adım, ikinci aşamada belirlenen KVL ve KCL denklemler ile ilgili devrenin doğrusal sinyal akış grafiğinin elde edilmesidir. Bu aşamada dikkat edilmesi gereken nokta, her sistemin bir dal ve her işaretin bir düğümle temsil edilmesidir. Doğrusal işaret akış diyagramı Şekil 4.21.'de verilmiştir (Perry ve Roberts, 1996).




Şekil 4.21. Doğrusal sinyal akış diyagramı

Adım 4-7 tamamıyla logaritmik ortam dönüşümüyle ilgilidir. Her bir integratörden sonra ve sistemin girişine LOG blokları eklenir. Bununla beraber her bir toplayıcının girişine ve sistemin çıkışına ANTI-LOG bloklar eklenir (Perry,1996). Burada önemli olan V_1, V_3, V_5, I_2 ve I_4 bilinmeyen değişkenlerinin sırasıyla $\hat{V}_1, \hat{V}_3, \hat{V}_5, \hat{I}_2$ ve \hat{I}_4 , değişkenlerine dönüşümünü sağlamaktır. Yukarıda verilen sinyal akış şeması gerçek bir devrenin elde edilmesine yardımcı olur. Daha önce tanımlanmış olan LOG ve ANTI-LOG bloklar kullanılarak düzenlemeler yapılır. Ayrıca giriş çıkış basamaklarında olduğu gibi bazı sadeleştirmeler yapılır. Devrenin her bir düğümü işaret akış diyagramında paralel olmalıdır. Bu eşleşme işleminden sonra elde edilen logaritmik ortam işaret akış diyagramı Şekil 4.22.'de verilmiştir.



Şekil 4.22. Logaritmik ortam işaret akış diyagramı

Logaritmik ortama geiş sırasında dikkat edilmesi gereken diđer bir önemli nokta kapasite deđerlerinin ölçeklendirilmesidir. LC ladder yapısında tüm elemanlar logaritmik eşdeđerlerine dönüştürülürken $\frac{I_0}{2V_T}$ ölçeklendirme faktörü ile çarpılırlar. Tüm bu adımlardan sonra logaritmik ortamda elde edilen 5. dereceden Butterworth alçak geçiren süzgeç yapısı Şekil 4.23.'te görülmektedir.



Şekil 4.23. Logaritmik ortam 5. derece Butterworth alçak geçiren filtre

Çizelge 4.1.'de normalize Butterworth süzgeç eleman değerleri görülmektedir. Bu değerlerden yola çıkarak Şekil 4.19.'da verilen 5.dereceden Butterworth alçak geçiren pasif süzgecin logaritmik ortam aktif devresinin kapasite eşdeğerleri Çizelge 4.2.'de verilmiştir. Butterworth süzgecin öçeklendirme faktörü belirlenirken $I_0=25\mu\text{A}$, $V_T=25,6\text{mV}$ olarak alınmıştır. Devreye $V_{CC}=2\text{V}$ ve $V_{EE}=-2\text{V}$ simetrik besleme gerilimi uygulanmıştır. Bluetooth modu için kesim frekansı 600kHz olarak belirlenmiştir.


Çizelge 4.1. Butterworth süzgeç normalize eleman değerleri

n	C_1	L_2	C_3	L_4	C_5
2	1.414	1.414			
3	1.000	2.000	1.000		
4	0.7654	1.848	1.848	0.7654	
5	0.618	1.618	2.000	1.618	0.618


Çizelge 4.2. Butterworth süzgeç logaritmik ortam eleman değerleri

Logaritmik Ortam Kapasite Değerleri	
\hat{C}_{c_1}	80pF
\hat{C}_{L_2}	209pF
\hat{C}_{c_3}	259pF
\hat{C}_{L_4}	209pF
\hat{C}_{c_5}	80pF

Devre benzetimleri ORCAD PSpice (v.9.2) benzetim programı ile gerçekleştirilmiştir. Benzetim işleminde ideal transistör ($B_f=10000$) ve AT&T CBIC-U2 transistörü kullanılmıştır. Şekil 4.24.'te tasarlanan aktif süzgeç ile pasif süzgecin genlik cevapları ve Şekil 4.25.'te bu süzgeçlere ait bluetooth mod frekans cevapları görülmektedir.



Şekil 4.24. Önerilen süzgeç Bluetooth mod genlik cevabı



Şekil 4.25. Önerilen süzgeç Bluetooth mod frekans cevabı


Pasif süzgeç ile logaritmik ortamda ideal transistör kullanılarak elde edilen aktif süzgeç cevapları birebir örtüşmektedir. Fakat gerçek transistör cevabı parazitik emiter direnci, sonlu β kazanç faktörü, base direnci ve early etkisi gibi faktörlerden dolayı sapma göstermiştir.

- Emiter direncinden kaynaklanan gerilim düşüşü emiter-base gerilimini (V_{BE}) artırır. R_E , Q kalite faktörünü ve kazancı değiştirmeksizin kesim


frekansı üzerinde ciddi düşümlere sebep olur. Bu etki I_0 bias akımının artmasıyla daha da belirginleşir.

- Sonlu β değeri akım aynası tabanlı elektronik devrelerde istenmeyen bir geri beslemeye neden olmaktadır. Bu negatif geri besleme nedeniyle devrenin hem kesim frekansı hem de Q kalite faktöründe bozulmalar oluşmaktadır.
- Base direnci R_B , emiter direnci R_E 'ye benzer olarak translineer döngüde gerilim düşmesine sebep olmaktadır. R_B direnci sadece sonlu kazanç faktöründe etki etmektedir. Kazanç faktörünün düşmesi ve I_0 akımının artması bu etkiyi artırır. Bias direnç etkisine bağlı olarak ω_0 kesim frekansı düşmektedir.
- Sonlu early etkisi bias akımında değişime sebep olmaktadır. Buna bağlı olarak süzgecin kesim frekansı ve kalite faktörü düşerken kazancı artmaktadır (Leung ve ark., 1997).


LC ladder süzgecin tercih edilmesinin en önemli nedenlerinden biri bu yapının düşük duyarlılık özelliğine sahip olmasıdır. İşaret akış diyagramı yöntemiyle elde edilen eşdeğer devre de LC ladder yapısının bu avantajını devam ettirmektedir. Monte Carlo analiz yapılarak tasarlanan süzgecin devre eleman toleranslarına karşı duyarlılığı incelenmiştir. Şekil 4.26.'da farklı kapasite değerleri, Şekil 4.27.'de farklı saturasyon akımları ve Şekil 4.28.'de farklı kazanç faktörleri için devrenin genlik cevabı görülmektedir. Şekil 4.29.'da ise üç parametrenin toleransları dikkate alınarak süzgeç kazanç cevabı elde edilmiştir. Kondansatör değerleri %20, saturasyon akım değerleri %20 ve transistör kazanç değerleri %25 tolerans değerleri ile incelenmiştir.




Şekil 4.26. Farklı kapasite değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı



Şekil 4.27. Farklı saturasyon akım değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı




Şekil 4.28. Farklı kazanç faktörü değerleri için önerilen süzgeç Bluetooth mod kazanç cevabı




Şekil 4.29. Farklı parametre toleransları için önerilen süzgeç Bluetooth mod kazanç cevabı

Bluetooth çalışma modunda önerilen süzgece 280kHz frekansında sinüs giriş sinyali uygulanmıştır. Teorik olarak beklenen 90° faz kayması gerçek transistörün sahip olduğu bozucu özelliklerden dolayı yaklaşık olarak elde edilmiştir. Benzetim sonucunda elde edilen zaman ortamı cevabı Şekil 4.30.'da verilmiştir.




Şekil 4.30. Önerilen filtre Bluetooth mod zaman ortamı cevabı

Önerilen süzgecin kesim frekansı harici I_0 akım kaynak değerleri değiştirilerek ayarlanır. Kesim frekansının değişimiyle beraber alıcının çalışma modu değişmiş olur. Bu durumda devre wi-fi alıcı modunda çalışır. Devredeki kapasite değerlerinde ve gerilim değerlerinde herhangi bir değişiklik yapılmaksızın $I_0 = 250\mu\text{A}$ değerine alınır. Bu ayarlamayla beraber wi-fi standardı için gerekli olan 6 MHz kesim frekansı elde edilir. Şekil 4.30.'da tasarlanan aktif süzgeç ile pasif süzgecin wi-fi genlik cevapları ve Şekil 4.31.'de bu süzgeçlerin wi-fi mod frekans cevapları görülmektedir. Pasif süzgeç ile logaritmik ortamda ideal transistör kullanılarak elde edilen aktif süzgeç cevapları birebir örtüşürken gerçek transistör yapısından kaynaklanan bozucu etkiler nedeniyle cevaplarda küçük bir farklılık görülmemektedir.




Şekil 4.31. Önerilen süzgeç Wi-Fi mod kazanç cevabı




Şekil 4.32. Önerilen süzgeç Wi-Fi mod frekans cevabı


Yapılan Monte Carlo analizi sonucunda Şekil 4.32.'de farklı kapasite değerleri, Şekil 4.33.'te farklı saturasyon akımları ve Şekil 4.34.'te farklı kazanç faktörleri için kazanç cevapları görülmektedir. Şekil 4.35.'te üç parametrenin toleransları dikkate alınarak süzgeç kazanç cevabı elde edilmiştir.




Şekil 4.33. Farklı kapasite değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı



Şekil 4.34. Farklı saturasyon akım değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı



Şekil 4.35. Farklı kazanç faktörü değerleri için önerilen süzgeç Wi-Fi mod kazanç cevabı



Şekil 4.36. Farklı parametre toleransları için önerilen süzgeç Wi-Fi mod kazanç cevabı

5. SONUÇLAR ve ÖNERİLER

5.1. Sonuçlar

Dinamik çalışma aralığında sağladığı avantajlar nedeniyle companding yapılar literatürde geniş bir çalışma alanına sahiptir. Bu çalışmada companding yapının bir alt sınıfı olan logaritmik ortam elektronik devrelerin tasarımı üzerinde durulmuştur.

Teknolojinin hızla gelişmesiyle beraber bluetooth ve wi-fi gibi iletişim standartları hayatın her alanına ulaşmış durumdadır. Farklı alıcılar kullanılarak cihazlar arası veri alışverişi yapılmaktadır. Geliştirilen son alıcı devreleri ile aynı anda hem bluetooth hem de wi-fi iletişim standardı sağlanmaktadır. Bu alıcılarda modlar arası geçiş süzgeç devreleri ile gerçekleştirilmektedir. Literatürde yer alan çalışmalar incelendiğinde bu süzgeçlerin çeşitli tür ve derecelerde olabileceği görülmüştür. Bozulma, grup gecikmesi gibi kriterler göz önüne alındığında sağladığı avantajlar sebebiyle bu çalışmada süzgeç yapısı olarak 5. dereceden Butterworth alçak geçiren süzgeç kullanılmıştır. Devre tasarımında sentez yöntemi olarak işaret akış diyagramı yöntemi kullanılmıştır. Bu sentez yöntemi sayesinde birinci ve ikinci dereceden logaritmik blokları kaskat bağlamak yerine doğrudan LC ladder eşdeğer devresinden yola çıkılarak beşinci dereceden Butterworth logaritmik süzgeç elde edilmiştir. Bu durum da işaret akış diyagram yönteminin kullanım kolaylığını ve esnekliğini artırmaktadır.

Önerilen devre, sadece topraklı kapasitör ve transistörler kullanılarak elde edilmektedir. Yapısından dolayı harici akım kaynağı ile ayarlanabilme, yüksek doğrusallık, düşük besleme gerilimi, düşük güç tüketimi ve yüksek çalışma aralığı sunmaktadır.

Diğer bir önemli nokta ayarlanabilir olmasıdır. Aktif ya da pasif süzgeç karakteristiğindeki küçük bir değişiklik yeni bir dizayn gerektirir. Fakat logaritmik süzgeçlerde bu değişim harici akım kaynaklarıyla sağlanmaktadır.

Aslında doğrusal sistemde daha az eleman kullanılmaktadır. Fakat logaritmik süzgeçlerin VLSI teknolojisi için uygun olması bu dezavantajın göz ardı edilmesini sağlamıştır.

Önerilen süzgecin ORCAD Pspice (v.9.2) benzetim programı ile benzetimi gerçekleştirilmiştir. Teorik bilgiler elde edilen benzetim sonuçlarını desteklemektedir.

5.2. Öneriler

İlerleyen dönemlerde, çalışma esnasında karşılaşılan en büyük dezavantaj olan ideal olmayan eleman karakteristiklerinden dolayı oluşan bozulma ve kayma konusu üzerinde durulabilir. İdeal olmayan yüksek dereceden logaritmik süzgeçlerin elde edilebilmesine yönelik bir yöntem geliştirilebilir.

Bu çalışmada ele alınan yöntem kullanılarak farklı devrelerin sentezi gerçekleştirilebilir. Yüksek frekanslı elektronik olarak ayarlanabilir osilatör devrelerin tasarlanması önemli bir adım teşkil etmektedir.

KAYNAKLAR

- ABUELMA'ATTI, M. T. and ABED, S. M., 1998. A translinear circuit for piecewise-linear approximation of nonlinear functions. *Microelectronics Journal* 29(7): 441-444.
- ABUELMA'ATTI, M. T., 2005. A Translinear Circuit for Sinusoidal Frequency Division. *IEEE Transactions on Instrumentation and Measurement*, 54(1): 10-14.
- ADAMS, R. W., 1979. Filtering in Log Domain. 63 rd AES Conf., s.1470.
- ALÇI, M. ve TEKİN, S. A., Translineer Prensipli Ve Elektronik Devre Uygulamaları. 12. Elektrik Elektronik Bilgisayar Biyomedikal Mühendisliği Ulusal Kongre ve Sergisi, Eskişehir, Türkiye, 14-18 Kasım 2007.
- ARSLANALP, R., 2003. Eliptik Filtre Yaklaşımının Logaritmik Ortamda Gerçeklenmesi. Pamukkale Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Denizli.
- ARSLANALP, R. ve TOLA, A. T., 2007. ELIN Filtrelerin Genel Sentez Teorisi ve Gerçeklenme Şartları. Pamukkale Üniversitesi Mühendislik Fakültesi Mühendislik Bilimleri Dergisi, 13(1): 47-56.
- BAKI, A. R., 2001. Log-Domain Filtering: Disk-Drive Applications and Distortion Analysis. McGill University, Faculty of Graduate Studies and Research, Master Thesis, Montreal.
- BAKI, A. R. and EL-GAMAL, M. N., 2003. A Low-Power 5-70-MHz Seventy-Order Log-Domain Filter with Programmable Boost, Group Delay, and Gain for Hard Disk Drive Applications. *IEEE Journal of Solid-State Circuits*, 38(2): 205-215.
- BRACKETT, P. O. and SEDRA, A. S., 1976. Direct SFG Simulation of LC Ladder Networks with Applications to Active Filter Design. *IEEE Transactions on Circuits and Systems*, CAS-23(2): 61-67.
- CHIEN, E., FENG, W., HSU, Y. A. and TSE, L., 2003. A 2.4GHz CMOS Transceiver and Baseband Processor Chipset for 802.11b Wireless LAN Application. *IEEE Int. Solid State Circuits Conf. (ISSCC) Dig. Tech. Papers*, January, San Francisco, CA, 1: 358-499.
- CHO, T. B., KANG, D., DOW, S., HENG, C. H. and SONG, B. S., 2003. A 2.4GHz Dual-Mode 0.18 μ m CMOS Transceiver for Bluetooth and 802.11b. *IEEE Int. Solid State Circuits Conf. (ISSCC) Dig. Tech. Papers*, January, San Francisco, CA, 1: 88-89.
- CHO, T. B., KANG, D., HENG, C. H. and SONG, B. S., 2004. A 2.4-GHz Dual-Mode 0.18- μ m CMOS Transceiver for Bluetooth and 802.11b. *IEEE Journal of Solid-State Circuits*, 39(11): 1916-1926.
- CHOMA, J., 1990. Signal Flow Analysis of Feedback Networks. *IEEE Transaction on Circuits and Systems*, 37(4): 455-463.
- CONTI, A., DARDARI, D., PASOLINI, G. and ANDRISANO, O., 2003. Bluetooth and IEEE 802.11b Coexistence: Analytical Performance Evaluation in Fading Channels. *IEEE Journal on Selected Areas in Communications*, 21(2): 259-269.

- DARABI, H., KHORRAM, S., CHIEN, H., PAN, M., WU, S., MOLOUDI, S., LEETE, J. C. JACOB RAEL, J. J., SYED, M., LEE, R., IBRAHIM, B., ROFOUGARAN, M., and ROFOUGARAN, A., 2001. A 2.4-GHz CMOS Transceiver for Bluetooth. *IEEE Journal of Solid-State Circuits*, 36(12): 2016-2023.
- DARABI, H., CHIU, J., KHORRAM, S., KIM, H., ZHOU, Z., LIN, E., JIANG, S., EVANS, K., CHIEN, E., IBRAHIM, B., GERONAGA, E., TRAN, L. and ROFOUGARAN, R., 2003. A Dual Mode 802.11b/Bluetooth Radio in 0.35 μ m CMOS. *IEEE International Solid State Circuits Conf. (ISSCC) Dig. Tech. Papers*, January, San Francisco, CA, 1: 86-87.
- DELIYANNIS, T., SUN, Y. and FIDLER, J. K., 1999. *Continuous-Time Active Filter Design*. CRC Press LLC.
- DIEPSTRATEN, F.M., KUIJSTERMANS, F. C. M., SERDIJN, W. A., VAN DER KLOET, P., VAN STAVEREN, A., NEERHOFF, F. L., VERHOEVEN, C. J. M. and VAN ROERMUND, A. H. M. 2001. Dynamic Behavior of Dynamic Translinear Circuits: The Linear Time-Varying Approximation. *IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications*, 48(11): 1333-1337.
- DİNDAR, M., 2013. Video Frekans Uygulamaları için A-Sınıfı Logaritmik Ortam Eliptik Süzgeç Tasarımı. Pamukkale Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Denizli.
- DRAKAKIS, E. M., PAYNE, A. J. and TOUMAZOU, C., 1997. Bernoulli Operator: A Low-Level Approach to Log-domain Processing. *Electronics Letters*, 33(12): 1008-1009.
- DRAKAKIS, E. M., PAYNE, A. J. and TOUMAZOU, C., 1997. Log-Domain Filters, Translinear Circuits and the Bernoulli Cell. *IEEE International Symposium on Circuits and Systems*, 9-12 June, Hong Kong, 501-504p.
- DRAKAKIS, E. M. and PAYNE, A. J., 1999. Log-Domain State-Space: A Systematic Transistor Level Approach for Log-Domain Filtering. *IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing*, 46(3): 290-305.
- DUERDEN, G. D., ROBERTS G. W. and DEEN, M. J., 2001. The development of bipolar log domain filters in a Standard CMOS process. *IEEE International Symposium on Circuits and Systems*, 6-9 May, Sydney, NSW, 1: 145-148.
- EDWARDS, R.T. and CAUWENBERGHS, G., 2000. Synthesis of Log-domain Filters from First-Order Building Blocks. *Analog Integrated Circuits and Signal Processing*, 22: 177-186.
- EL-GAMAL, M. and ROBERTS, W. G., 1997. LC Ladder-Based Synthesis of Log Domain Bandpass Filters. *IEEE International Symposium on Circuits and Systems*, 1: 105-108.
- EL-GAMAL, M., BAKI, R. A. and BAR-DOR, A., 2000. 30-100-MHz NPN-only variable gain class-AB instantaneous companding filters for 1.2-V applications. *IEEE Journal of Solid-State Circuits*, 35 (12): 1853-1864.
- EL-GAMAL, M. and ROBERTS, G.W., 2002. A 1.2-V NPN Only Integrator for Log-Domain Filtering. *IEEE Transaction on Circuits and Systems-II, Analog and Digital Signal Processing*, 49(4): 257-265.
- EMIRA, A. A., 2003. *Bluetooth/Wlan Receiver Design Methodology and IC Implementations*. Texas A&M University, Doctor of Philosophy, Texas.

- EMIRA, A. A., VALDES-GARCIA, A., XIA, B., MOHIELDIN, A. N., VALERO-LOPEZ, A., MOON, S, T., XIN, C. and SHCHEZ-SINENCIO, E., 2004. A Highly Integrated Dual-Band Multimode Wireless LAN Transceiver. *IEEE Journal of Solid State Circuits*, 39(7): 1191-1195.
- ERCAN, H., 2007. Logaritmik Ortamda Çalışan Elektronik Devrelerin İncelenmesi. Erciyes Üniversitesi, Fen Bilimleri Enstitüsü, Yüksek Lisans Tezi, Kayseri, s.3.
- ESKIYERLI, M. H., PAYNE, A. J. and TOUMAZOU, C., 1996. State Space Synthesis Of Biquads Based On The MOSFET Square Law. *IEEE International Symposium, ISCAS Atalanta*, 12-15 May,1: 321-324.
- FARSHIDI, E., 2010. Synthesis of class-AB log-domain filters based on nonlinear transconductance. *Microelectronics Journal*, 41(5): 266-276.
- FESTILA L., GROZA R., CIRLUGEA M. and FAZAKAS, A., 2007. Modular analysis and design of log-domain circuits based on LIN \leftrightarrow ELIN transformations. *Analog Integrated Circuits Signal Processing*, 50(3): 231-249.
- FRAGOULIS, N., PSYCHALINOS, C. and HARITANTIS, I., 2007. Analysis and compensation of transistor non-idealities in log-domain wave active filters. *International Journal of Electronics and Communications*, 63(2): 132-138.
- FREY, D. R., 1993a. Log-domain filtering: an approach to current-mode filtering. *IEE Proc.-G, Circuits Syst. Devices*, 140(6): 406-416.
- FREY, D. R., 1996a. Exponential state space filters: A generic current-mode design Strategy. *IEEE Trans. on Circuits and Systems-I: Fundamental Theory&Application*, 43(1): 39-42
- FREY D. R., 1996b. Log Domain Filtering for RF Applications. *IEEE Journal of Solid State Circuits*, 31(10): 1468-1475.
- FREY, D. R., 1997. State – space synthesis of log domain filters. *Proc. IEEE ISCAS*, 9-12 June, Hong Kong, 1: 481-484.
- FREY, D. R., 1998. State Space Synthesis and Analysis of Log Domain Filters. *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 45(9): 1205-1211.
- FREY, D. R., 1999. Distortion compensation in log-domain filters using state-space Techniques. *IEEE Trans Circuits Syst Pt.–II*, 46 (7): 860-869.
- FREY, D. R. and TOLA, A. T., 1999. A State-Space Formulation For Externally Linear Class AB Dynamical Circuits. *IEEE Transaction On Circuits And Systems-II: Analog And Digital Signal Processing*, 46(3): 306-314.
- FREY, D., TSIVIDIS, Y. P., EFTHIVOUSLIDIS, G. and KRISHNAPURA, N., 2001 Syllabic-Companding Log Domain Filters. *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 48(4): 329-339.
- GILBERT, B., 1968a. A new wide-band amplifier technique. *IEEE Journal of Solid-State Circuits*, 3(4): 353-365.
- GILBERT, B., 1968b. A price four-quadrant multiplier with subnanosecond response. *IEEE Journal of Solid-State Circuits*, 3(4): 365-3373.
- GILBERT, B., 1975. Translinear circuits: A proposed classification. *Electronics Letters*, 11(1): 14-16.

- GRAVATI, M. and VALE, M., 2005. Modelling mismatch effects in CMOS translinear loops and current mode multipliers. European Conference on Circuit Theory and Design, 29 August - 2 September, Cork Ireland.
- HADDAD S. A P. and W. A. SERDIJN W. A., 2002. High-Frequency Dynamic Translinear and Log-domain Circuits in CMOS Technology. IEEE International Symposium on Circuits and Systems, 3: 314-316.
- HEEGARD, C., COFFEY, S., GUMMADI, S., ROSSIN, E. J., SHOEMAKE, M. B. and WILHOYTE, M., 2003. Combined Equalization and Decoding for IEEE 802.11b Devices. IEEE Journal on Selected Areas in Communications, 21(2): 125-138.
- IP, H. M. D., DRAKAKIS, E. M. and BHARATH, A. A., 2009. A 19nW analogue CMOS log-domain 6th-order Bessel filter without E-minus cells. Microelectronics Journal, 40(8): 1170-1174.
- JOHNSON D. E., 1976. Introduction to Filter Theory. Prentice-Hall.
- KILINC, S., 2006. Analog circuit design using current and transresistance amplifier. Dokuz Eylul University, Graduate School of Natural and Applied Sciences, Izmir.
- KIRCAY, A. and CAM, U., 2006. A Novel Log-Domain First-Order Multifunction Filter. ETRI Journal, 28(3): 401-404.
- KIRCAY, A., 2007. New Possibilities for the Design of Class-A and Differential Class-AB Log-domain Filters using State-Space Synthesis Method. Dokuz Eylul University, Graduate School of Natural and Applied Sciences, Doctor of Philosophy, Izmir.
- KONTOGIANNOPOULOS, N. and PSYCHALINOS, C., 2005. Log-Domain Filtering by Simulating the Topology of Passive Prototypes. IEEE Transactions On Circuits And Systems—I: Regular Papers, 52(10): 2043-2054.
- KRISHNAPURA, N., 2000. Large Dynamic Range Dynamically Biased Log-Domain Filters. Columbia University, PhD Thesis, Columbia.
- KRISHNAPURA, N. and TSIVIDIS, Y., 2001. A Micropower Log-Domain Filter Using Enhanced Lateral PNPs in a 0.25 μ m CMOS Process. Symposium on VLSI Circuits Digest of Technical Papers, 14-16 June, 170-182p.
- LANSFORD, J., STEPHENS, A. and NEVO, R., 2001. Wi-Fi (802.11b) and Bluetooth Enabling Coexistence. IEEE Network, September/October, 15(5): 20-27.
- MAHATTANAKUL. J. and TOUMAZOU, C., 1998. Current-mode versus voltage-mode Gm-C biquad filters: What the theory says. IEEE T CIRCUITS-II, 45(2): 173-186.
- MARTIN, K. and SEDRA, A., 1977. Designing Leap-Frog and SFG with optimum dynamic range. Proc. IEEE (Lett.), 65(8): 1210-1211.
- MARTIN, K. and SEDRA, A., 1978. Design of Signal-Flow Graph (SFG) Active Filters. IEEE Transactions on Circuits and Systems, 25(4): 185-195.
- MULDER, J., VAN DER WOERD, A. C., SERDIJN, W. A. and VAN ROERMUND, A. H. M., 1996. Current-mode companding \sqrt{x} -domain integrator. Electronics Letters, 32(3): 198-199.
- MULDER, J., VAN DER WOERD, A. C., SERDIJN, W. A. and VAN ROERMUND, A. H. M., 1997. General current-mode analysis method for

- translinear filters. *IEEE Transactions on Circuits and Systems-I*, 44(3): 193-197.
- MULDER, J., 1998. *Static and dynamic translinear circuits*. Delft University Press, Netherlands.
- MULDER, J., KOUWENHOVEN, M. H. L., SERDIJN, W. A., VAN DER WOERD, A. C. and VAN ROERMUND, A. H. M., 1998. Noise considerations for translinear filters. *IEEE Transactions on Circuits and Systems-II: Express Brief*, 45(9): 1199-1204.
- MULDER, J., SERDIJN, W. A., VAN DER WOERD, A. C. and VAN ROERMUND, A. H. M., 2000. Dynamic translinear circuits- An overview. *Analog Integrated Circuits and Signal Processing*, 22(2): 111-126.
- NGARMNIL, J., TOUMAZOU, C. and LANDE, T. S., 1995. A fully tuneable micropower log-domain filter. *Proc. ESSCIRC*, 86-89p.
- OLMEZ, S., 2011. *Novel Possibilities in Square-Root Domain Circuit Design*. Dokuz Eylul University, Graduate School of Natural and Applied Sciences, Doctor of Philosophy, Izmir.
- OZOGUZ, S., 2001. Simple Log-Domain Chaotic Oscillator. *Electronics Letters*, 37(23): 1378-1379.
- PALMISANO, G., PALUMBO, G. and PENNISI, S., 1999. *CMOS Current Amplifiers*. Kluwer Academic Publishers, Boston MA.
- PERRY, D. and ROBERTS, G. W., 1995. Log-Domain Filters Based on LC Ladder Synthesis. *IEEE International Symposium on Circuits and Systems*, 30 April-3 May, Seattle WA, 1: 311-314.
- PERRY, D. and ROBERTS, G. W., 1996. The Design of Log-Domain Filters Based on the Operational Simulation of LC Ladders. *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 43(11): 763-774.
- PROMMEE, P., SRA-IUM, N. and DEJHAN, K., 2010. High-frequency log-domain current-mode multiphase sinusoidal oscillator. *IET Circuits, Devices & Systems*, 4(5): 440-448.
- PSYCHALINOS, C. ve VLASSIS, S., 2002. On the Exact Realization of Log Domain Elliptic Filters Using the Signal Flow Graph Approach. *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 49(12): 770-774.
- PSYCHALINOS, C. and SOULIOTIS, G., 2007. A log-domain multiphase sinusoidal oscillator. *International Journal of Electronics and Communications*, 62: 622-626.
- PUNZENBERGER, M. and ENZ, C., 1995. Low-voltage companding current-mode integrators. *Proc. ISCAS*, 3: 2112-2115.
- PUNZENBERGER, M. and ENZ, C., 1997a. A 1.2-V BiCMOS class-AB log-domain filter. *Proc. IEEE Int. Solid-State Circuits Conf.*, 56-57.
- PUNZENBERGER, M. and ENZ, C., 1997b. Noise in instantaneous companding filters. *Proceedings of 1997 IEEE International Symposium Circuits and Systems*, 9-12 June, 1: 337-340.
- ROBERTS, G. W. and LEUNG, V. W., 2002. *Design and Analysis of Integrator-Based Log-Domain Filter Circuits*. Kluwer Academic Publishers, New York.
- SEDRA, A. S. and SMITH, K. C., 1998. *Microelectronics Circuits*. Oxford University Press, 1237p.

- SEDRA, A. S., and SMITH, K. C., 2004. *Microelectronic Circuits*. Oxford University Press.
- SEEVINCK, E., DE JAGER, W. and BUITENDIJK, P., 1988. A Low-Distortion Output Stage with Improved Stability for Monolithic Power Amplifiers. *IEEE Journal of Solid-State Circuits*, 23(3): 794-801.
- SEEVINCK, E., 1990. Companding Current-mode Integrator: A New Circuit Principle for Continuous-time Monolithic Filters. *Electronics Letters*, 26(24): 2046-2047.
- SEEVINCK, E. and WIEGERINK, R. J., 1991. Generalized Translinear Circuit Principle. *IEEE Journal of Solid-State Circuits*, 26(8): 1098-1102.
- SERDIJN, W. A., BROEST, M., MULDER, J., VAN DER WOERD, A. C. ve A. H. M. VAN ROERMUND, A. H. M., 1997. A Low-Voltage Ultra-Low-Power Translinear Integrator for Audio Filter Applications. *IEEE J. Solid-State Circuits*, 32(4): 577-582.
- SERDIJN, W. A., MULDER, J., VAN DER WOERD, A. C. and VAN ROERMUND, A. H. M., 1998. A Wide-Tunable Translinear Second-Order Oscillator. *IEEE Journal of Solid-State Circuits*, 33(2): 195-201.
- SHENG, W., XIA, B., EMIRA, A., XIN, C., VALERO-LOPEZ, A., MOON, S. and SANCHEZ-SINENCIO, E., 2003. A 3-V, 0.35-m CMOS Bluetooth Receiver IC. *IEEE Journal Of Solid-State Circuits*, 38(1): 30-42.
- SURAKAMPONTORN, W. and KUMWACHARA, K., 1999. A Dual Translinear-Based True RMS-to-DC Converter. *IEEE Transactions on Instrumentation and Measurement*, 47(2): 459-464.
- THANACHAYANONT, A., POOKAIYAUDOM, S. and TOUMAZOU, C., 1995. State-Space Synthesis of Log-Domain Oscillators. *Electronics Letters*, 31(21): 1797-1799.
- TOLA, A. T., 1999. A Study Of Nonideal Log Domain and Differential Class AB Filters. Lehigh University, PhD. Dissertation, PA.
- TOLA, A. T. and FREY, D. R., 2000. A study of Different Class AB Log Domain First Order Filters. *Analog Integrated Circuits and Signal Processing*, 22(2-3): 163-176.
- TOLA, A. T., ARSLANALP, R., ÜNAL, M. ve ŞURAV YILMAZ, Ş., 2004. T Tipi Logaritmik Ortam Filtresinin Bilgisayar Destekli Olarak Tasarlanması ve Laboratuvar Ortamında Gerçeklenmesi, *Eleco'04*, Bursa, 1-5s.
- TOTH, L., EFTHIVOULIDIS, G. and TSIVIDIS, Y. P., 2000. Noise Analysis of Externally Linear Systems. *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 47(12): 1365-1377.
- TOUMAZOU, C., LIDJEY, F.J. and HAIGH, D., 1990. *Analog IC Design: the Current-Mode Approach*, Peter Peregrinus Ltd, London.
- TOUMAZOU, C., NGARMNIL, J. and LANDE, T. S., 1994. Micropower log-domain filter for electronic cochlea. *Electron. Lett.*, 30(22): 1839-1841.
- TSIVIDIS, Y., GOPINATHAN, V. and TOTH, L., 1990. Companding in Signal Processing. *Electronics Letters*, 26: 1331-1332.
- TSIVIDIS, Y., 1997. Externally Linear, Time-Invariant Systems and Their Application to Companding Signal Processors. *IEEE Transaction on Circuits and Systems-II: Analog And Digital Signal Processing*, 44(2): 65-85
- TSIVIDIS, Y. P., 1998. Externally Linear Integrators. *IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing*, 45(9): 1181-1187.

- VAN VALKENBURG, M. E., 1987. Analog Filter Design. University of Illinois at Urbana-Champaign, 2-17p.
- WINDER, S., 2002. Analog and Digital Filter Design. Kindle Edition, 450p.
- XIA, B., VALDES-GARCIA, A. and SÁNCHEZ-SINENCIO, E., 2006. A 10-bit 44-MS/s 20-mW Configurable Time-Interleaved Pipeline ADC for a Dual-Mode 802.11b/Bluetooth Receiver. IEEE Journal Of Solid-State Circuits, 41(3): 530-539.
- YIN, Q., EISENSTADT, W. R., FOX, R. M., and ZHANG, T., 2005. A Translinear RMS Detector for Embedded Test of RF ICs. IEEE Transactions on Instrumentation and Measurement, 54(5): 1708-1714.
- YOMO, H., KONDO, Y., MIYAMOTO, N., TANG, S., IWAI, M. and ITO, T., 2012. Receiver Design for Realizing On-Demand WiFi Wake-up using WLAN Signals. IEEE Global Communications Conference, 3-7 December, Anaheim, CA, 5206-5211p.
- ZANNOTH, M., RUHLICKE, T. and KLEPSE, B. U., 2004. A BiCMOS Bluetooth/Wi-Fi Receiver. IEEE Journal of Solid-State Circuits, 39(7): 1191.
- ZHANG, P., NGUYEN, T., LAM, C., GAMBETTA, D., SOORAPANTH, C., CHENG, B., HART, S., SEVER, I., BOURDI, T., THAM, A. and RAZAVI, B., 2003. Direct Conversion CMOS Transceiver for IEEE 802.11a WLANs. ISSCC 2003/SESSION 20/WIRELESS LOCAL AREA NETWORKING, 1: 354-498.

ÖZGEÇMİŞ

KİŞİSEL BİLGİLER

Adı Soyadı : Tuba Nur GÜL
Uyruğu : T.C.
Doğum Yeri ve Tarihi : Şanlıurfa-09.01.1990
Telefon : 0272 228 14 48-15149
Faks : 0272 228 14 49
e-mail : tngul@aku.edu.tr

EĞİTİM

Derece	Adı, İlçe, İl	Bitirme Yılı
Lise	: Ç.E.A.Ş. Şanlıurfa Anadolu Lisesi	2007
Üniversite	: Pamukkale Üniversitesi	2011

İŞ DENEYİMLERİ

Yıl	Kurum	Görevi
2013	Harran Üniversitesi	Araştırma Görevlisi
2014	Afyon Kocatepe Üniversitesi	Araştırma Görevlisi

UZMANLIK ALANI

Analog tümlüşik devreler, ELIN sistemler, Logaritmik süzgeçler

YABANCI DİLLER

İngilizce: İyi Düzey