

T.C.
MARMARA ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

LOJİK DEVRELER DERSİNİN İNTERNET
TABANLI SİMÜLATÖR İLE EĞİTİMİ

704629

T.C. YÜKSEKÖĞRETİM KURULU
DOKÜMANTASYON MERKEZİ

HAZIRLAYAN
Z.AYSUN ALTIKARDEŞ

TEZ DANIŞMANI

Doç. Dr. YILMAZ ÇAMURCU

104629

ELEKTRONİK – HABERLEŞME EĞİTİMİ
YÜKSEK LİSANS TEZİ


İSTANBUL - 2001

T.C.
MARMARA ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ

LOJİK DEVRELER DERSİNİN İNTERNET
TABANLI SİMÜLATÖR İLE EĞİTİMİ

HAZIRLAYAN
Z.AYSUN ALTIKARDEŞ

TEZ DANIŞMANI: Doç. Dr. YILMAZ ÇAMURCU
JÜRİ ÜYESİ : Prof. Dr. Burhanettin CAN
JÜRİ ÜYESİ : Yrd. Doç. Dr. Koray TUNÇALP



ELEKTRONİK – HABERLEŞME EĞİTİMİ
YÜKSEK LİSANS TEZİ

İSTANBUL - 2001

ÖNSÖZ

Çağımıza damgasını vuran İnternet kavramı, özellikle 80'li yıllardan sonra iletişim teknolojilerindeki gelişmeler sayesinde çok hızlı ilerleme göstermiştir. Bilgi paylaşımını üst düzeye çıkararak, küreselleşmeye gidilmesine yardımcı olmuştur.

Ülkemizin genç nüfusunun fazlalığı, eğitim kurumlarının fiziki yetersizliği, öğretim elemanı azlığı gibi peşine ekleyebileceğimiz diğer olumsuzluklara karşı WEB tabanlı eğitim bir umut ışığı olmuştur. Bu konu henüz çok yeni olmasına rağmen , her geçen gün konuyla ilgili yeni yazılımlar kullanıma sunulmaktadır.

WEB tabanlı eğitim, WEB teknolojileri ve WEB ortamı geliştirme araçları incelenerek, Teknik Bilimler Meslek Yüksekokullarındaki Lojik Devreler Dersine ait WEB tabanlı eğitim materyali hazırlandı.

Bu eğitim materyalinin, istemcilerin ihtiyaçlarını eksiksiz karşılaması ve benzeri konularda yapılacak çalışmalara yol gösterici olması beklenmektedir.

Bu tezin gerçekleştirilmesini sağlayan tez danışmanım Doç. Dr. Yılmaz ÇAMURCU Beye, çalışmalarına büyük desteği olan Serhat Gürova'ya , mikrofonik sesiyle katkı sağlayan Tusan Toprakçı'ya , kardeşim Burak Toylan'a, arkadaşlarım Hayriye Korkmaz'a ve Savaş Öztürk'e , eşim Halit Altıkardeş'e ve aileme manevi katkılarından dolayı teşekkür ederim.

Z.Aysun ALTIKARDEŞ

ÖZET

Bu çalışmada, Marmara Üniversitesi Teknik Bilimler Meslek Yüksekokulu Dijital Devreler 1 dersinin öğretim programına uygun olarak Lojik Devreler 1 adı altında, öğrencilerin dersi İnternet üzerinden takip etmelerini sağlayacak, klasik eğitime yardımcı olarak WEB tabanlı bir eğitim materyali hazırlandı.

Bölüm 1’de; Tezin amacı ve sonuçta ulaşılması öngörülen hedefler açıklandı.

Bölüm 2’de; WEB tabanlı eğitimin temel özellikleri ve planlama aşamasındaki evreler, klasik sınıf eğitimine göre istemciye veya sunucuya bu tarz eğitimin getireceği üstünlükler ve buna karşılık oluşturacağı bazı olumsuzluklar sıralandı. Yurt dışındaki ve içindeki mevcut WEB tabanlı eğitim uygulamalarından örnekler verildi.

Bölüm 3’de ise; tüm bu bilgilerin ışığında, Lojik Devreler 1 dersinin WEB tabanlı eğitime uyarlanması çalışmaları anlatıldı. Lojik Devreler 1 dersinin konu içerikleri, WEB tabanlı eğitim kriterlerine uygun olarak 8 ünite başlığı altında toplandı. İçerik şekillerle, 7 adet animasyonla, hem sesli hem de görüntülü anlatımlarla ve 13 adet simülatörle desteklendi. Bu çalışmalar sırasında, web sayfaları Macromedia Dreamweaver’da, animasyonlar ise Macromedia Flash’da ve simülatörlerde Java programlama dilinde tasarlandı. Simülatörlerin tasarımı açıklanmaktadır.

Son bölümde; sonuçlar ve öneriler tartışıldı.

ABSTRACT

In this study; WEB based education materials which allow students to follow course on Internet and assist classical education under the name of Logic Circuits 1 are prepared according to educational program of Digital Circuits 1 in Marmara Univesity School of Vocational Technical Sciences.

In the chapter 1; The goal of the disertation and the targets that are to be reached are explained.

In the chapter 2; The basic properties of WEB based education and steps at the stage of planning, the advantages and the disadvantages of this type of education through audience and narrator according to the classical class education are listed. The examples of existing WEB based education both domestic and foreign are given.

In the chapter 3; Under all these circumtances, the simulation of Logic Circuits 1 course are grouped under 8 titles according to the criterias of WEB based education. The contents are enriched by graphics, 7 animations, narrations both virtual and voiced and 13 simulations. During these studies, the Web pages are prepared in Macromedia Dreamweaver, animations in Macromedia Flash and the simulations in Java programming language. Design of the simulators are explained.

In the last chapter, Results and suggestion are discussed.

3. 2. 2	Hedef Kitlenin Tesbiti	12
3. 2. 3	Uygun Yazılımların Belirlenmesi	13
3. 2. 4	Akademik Takvimin Hazırlanması	16
3. 2. 5	Eğitim Dökümanı Hazırlanması	16
3. 2. 6	Test Bölümü	16
3. 2. 7	Etkili İletişim	17
3. 2. 8	Linkler	17
3. 2. 9	Sıkça Sorulan Sorular (Frequently Asked Questions)	17
3. 2. 10	İnternet Tabanlı Eğitim Hakkında Sunum	17
3. 2. 11	Referanslar	18
3. 2. 12	Değerlendirme	18
3. 3	SİMÜLATÖRLERİN TASARLANMASI	19
3. 3. 1	Ve Kapısı Devresine ait Simülasyon Programı Tasarımı	20
3. 3. 2	Veya Kapısı Simülasyon Programı Tasarımı	22
3. 3. 3	Değil Kapısı Simülasyon Programı Tasarımı	24
3. 3. 4	Ve Değil ve Veya Değil Kapısı Devresine ait Simülasyon Programları Tasarımı	26
3. 3. 5	Özel Veya Kapısı Simülasyon Programı Tasarımı	29
3. 3. 6	Kombinasyonel Devre Simülatörü Tasarımı	31
3. 3. 7	İki Girişli Dört Çıkışlı Kod Çözücü Devre Simülatörü Tasarımı	33
3. 3. 8	7-Parçalı Gösterge-7447 Kod Çözücü Devresine Ait Simülasyon Programının Tasarımı	35
3. 3. 9	Veri Seçici – Veri Dağıtıcı Devresine Ait Simülasyon Programının Tasarımı	37
3. 3. 10	Yarım Toplayıcı Devre Simülatör Programı Tasarımı	39
3. 3. 11	Tam Toplayıcı Devre Simülasyon Programı Tasarımı	40
3. 3. 12	İki Bitlik İki Sayıyı Karşılaştırma Devresi Simülasyon Programı ..	42
3. 4	ANİMASYONLARIN TASARLANMASI	44
BÖLÜM 4	45
SONUÇ VE ÖNERİLER		
4. 1	SONUÇ	45
4. 2	ÖNERİLER	46

İÇİNDEKİLER

ÖNSÖZ.....	i
ÖZET	ii
ABSTRACT.....	iii
İÇİNDEKİLER.....	iv
KISALTMALAR LİSTESİ.....	vi
BÖLÜM 1.....	1
TEZİN AMACI VE ÖNGÖRÜLEN HEDEFLER	
1. 1 GİRİŞ	1
1. 2 TEZİN AMACI.....	1
1. 3 ULAŞILMASI ÖNGÖRÜLEN HEDEFLER.....	2
BÖLÜM 2.....	3
WEB TABANLI EĞİTİMİN TEMEL ÖZELLİKLERİ VE PLANLAMA EVRELERİ	
2. 1 GİRİŞ	3
2. 2 WEB TABANLI EĞİTİMİN ÜSTÜNLÜKLERİ	3
2. 3 WEB TABANLI EĞİTİMİN OLUMSUZ YÖNLERİ	4
2. 4 WEB TABANLI EĞİTİMİN PLANLANMASI.....	5
2. 4. 1 Web Tabanlı Eğitimin Amacı	5
2. 4. 2 Amaca En Uygun Hedef Kitlenin Tesbiti.....	5
2. 4. 3 Uygun Pedagoji	5
2. 4. 4 WEB Tabanlı Eğitimi Öngörülen Ders ile İçeriğinin Belirlenmesi.....	7
2. 4. 5 Uygun Araçların Belirlenmesi.....	7
2. 4. 6 WEB Tabanlı Eğitim Ortamının Yönetimi	7
2. 5 WEB TABANLI EĞİTİMDE MEVCUT UYGULAMALAR.....	7
2. 5. 1 Yurt Dışındaki Uygulamalar.....	7
2. 5. 2 Türkiye’deki Uygulamalar	8
BÖLÜM 3.....	9
LOJİK DEVRELER DERSİNİN İNTERNET TABANLI SİMÜLATÖRÜNÜN TASARIMI	
3. 1 GİRİŞ	9
3. 2 WEB SAYFALARININ HAZIRLANMASI.....	9
3. 2. 1 Öğretim Programının ve Ders İçeriklerinin Belirlenmesi.....	9

KAYNAKLAR.....	47
EK- A	50
ÖZGEÇMİŞ.....	143



KISALTMALAR LİSTESİ

WWW -	World Wide Web
MÜ. -	Marmara Üniversitesi
SSS -	Sıkça Sorulan Sorular
JDK -	Java Development Kit
ALN -	Asynchronous Learning Networks
SSI -	Small Scale Integration (Küçük ölçekli tümleşik devre)
MSI -	Medium Scale Integration (Orta ölçekli tümleşik devre)
LSI -	Large Scale Integration (Geniş ölçekli tümleşik devre)
VLSI -	Very Large Scale Integration (Çok geniş ölçekli tümleşik devre)
ULSI -	Ultra Large Scale Integration (Çok çok geniş ölçekli tümleşik devre)



BÖLÜM 1

TEZİN AMACI VE ÖNGÖRÜLEN HEDEFLER

1.1 GİRİŞ

Günümüzde bilgisayar ve iletişim teknolojileri, “*Bilgi Teknolojileri*” adı altında çağa adını veriyor. Çağın gereği, bir ülkenin bilgi toplumu olabilmesi için bilgi teknolojilerini *araştıran, geliştiren, üreten ve kullanan* bir yapıya sahip olması gerekir. Türkiye'nin bilgi toplumuna dönüşümünde en başta yapılması gerekenler arasında eğitim alanında alınacak tedbirler gelmektedir. İnternet, bilgi ve servislerin belirli protokollerle birbirlerine ulaşmalarını sağlayan, bilgisayarların dünya çapında oluşturduğu bir ağıdır. Günümüzde iletişim alanında küreselleşmeyi kolaylaştıran bu ağa 140'a yakın ülke dahil olup, 100 milyona yakın insana erişilebilmektedir[1].

Bilgisayar ağlarındaki hızlı gelişmeler, kişisel bilgisayarların işlem hızlarındaki artışlar ve manyetik bilgi saklama teknolojisindeki ilerlemelerin boyutu, eğitimcileri uzaktan eğitim alanında öğrencilere ulaşmak için yeni, etkileyici ve etkin bir araç olarak İnterneti kullanmaya yöneltmiştir[2].

WEB tabanlı eğitim (Web Based Education), eğitimin zaman ve mekandan bağımsız olarak yürütüldüğü; bilgisayarın araştırma ve iletişim amacıyla, öğretim ve sunum aracı olarak kullanıldığı eğitim modeli olarak tanımlanabilir. Ayrıca bu eğitim modeli, öğretmen ve öğrencinin aynı zamanda karşılıklı etkileşimde olup olmamalarına göre eş zamanlı(senkron) ve eş zamanlı olmayan (asenkron) diye iki farklı şekilde yürütülür.

1.2 TEZİN AMACI

Bu tezin amaçları;

- Yaş, mekan ve bilgiye ulaşma zamanına getirilen kısıtlamaları ortadan kaldırmak ve öğretmeni rehber konumuna getirerek, kişinin kendi kendine araştırarak ve çalışarak öğrenmesine yardımcı olmak,
- Bundan sonraki WEB tabanlı çoklu ortam dersleri hazırlanması ve geliştirilmesi çalışmalarına yol gösterici olmak,
- Üniversitelerin mühendislik, teknik eğitim ya da meslek yüksekokullarının elektronik, bilgisayar bölümlerinde okutulan Lojik ve Sayısal Devreler derslerinde

kullanılmak üzere simülasyon ve animasyonlarla desteklenmiş WEB tabanlı eğitim materyali hazırlamak; her an ulaşılabilir Türkçe yardımcı kaynak yaratmak.

1.3 ULAŞILMASI ÖNGÖRÜLEN HEDEFLER

Bu tezin amacına ulaşabilmesi için belirlenen hedefleri şu şekilde sıralamak mümkündür;

- Eğitim materyalinin; İnternet üzerinden yapılarak her an ulaşılabilirliğinin sağlanması.
- Öğretim programına uygun konularda döküman hazırlanıp, simulator geliştirilmesi.
- Konu içeriklerinin yazılacağı WEB sayfalarının, şekiller, animasyonlar, sesli ve görüntülü anlatımlarla zenginleştirilmesi. Böylece öğrencinin birden fazla duyusuna hitap edilerek, öğrenilebilirliğinin artırılması.
- Öğrencilere çalışmalarını nasıl sürdüreceklarını belirten bir klavuz oluşturulması.
- Akademik takvim üzerinde konu dağılımlarının gösterilmesi.
- Bu ders ile ilgili diğer sitelere linkler verilerek, erişilebilirliğin sağlanması.
- Öğretmen öğrenci diyalogunu gerçekleştirmek için e-mail adresi oluşturulması.
- Ençok sorulan soruları, Sıkça Sorulan Sorular başlığı altında toplayarak, cevaplarının sürekli görülebilirliğinin sağlanması.
- Öğrencinin kendisini sınaması açısından test bölümünün oluşturulması.

BÖLÜM 2

WEB TABANLI EĞİTİMİN TEMEL ÖZELLİKLERİ VE PLANLAMA EVRELERİ

2.1 GİRİŞ

WEB tabanlı eğitim farklı bir eğitim modeli olma iddeasında ise, bu tarzı klasik sınıf eğitiminden ayıran yanlarının olması gereklidir[3].

- İstemci (öğrenci) ve sunucunun (üniversitedeki öğretim elemanı), eğitim sürecinin büyük bir bölümünde farklı yerlerde bulunmalarından ötürü yer ve mekan bağımsızlığının sağlanması,
- Klasik sınıf ortamı işlevinin bilgisayarlarla gerçekleştirilmesi ve istemci, sunucu ve ders içeriğinin daha etkili bir ortamda buluşturulması,
- İstemci-sunucu arasında iki yönlü iletişimin (interaktif) sağlanması,
- Öğrencinin, eğitimcinin etkisi altında kalmadan, kendi isteğiyle öğrenmesi.

Bu temel özelliklerin eğitim modeline getirdiği üstünlükler olduğu gibi, yetersiz kaldığı veya bazı olumsuz yönleri olduğunu da belirtmek gerekir[4].

2.2 WEB TABANLI EĞİTİMİN ÜSTÜNLÜKLERİ

Eğitim alanında, ülkemizde kurumlar ve bölgeler arasında, ekonomik ve coğrafi şartlardan dolayı, dengesizlik söz konusudur. Bu dengesizliğin ortadan kaldırılıp, fırsat eşitliğinin olabildiğince en üst düzeye çıkarılması, WEB tabanlı eğitim ile mümkün olup, bu sayede kaliteli ve ileri düzeyde bir eğitim standardı sağlanır.

WEB tabanlı eğitimde fiziksel öğretim mekanı gereksinimi yoktur. Ülke ekonomisi üzerinde eğitim yükünü maddi olarak hafifletmenin yanı sıra; bu eğitim modelinin eğitsel açıdan en önemli yararları da burada ortaya çıkmaktadır. Klasik sınıf ortamında çekingen davranan öğrencilerin, İnternet ortamında daha rahat davranabilmeleri, bireysel öğrenme sorumluluğu ve yaratıcılığını arttırdığı gibi, bir öğrencinin diğerlerini olumsuz etkileyebilecek davranışlarının sınıfın tamamına yansımaması, öğretmenin otorite figürü

olma eğilimini en aza indirgemesi, klasik sınıf eğitimine göre WEB tabanlı eğitimi üstün kılmaktadır,

Bu eğitim modeli, İnternet üzerinden çok yönlü haberleşme ile ders, seminer, konferans, kurs ve benzeri eğitim materyallerinin aktarımında maksimum verime minimum maliyetle ulaşılmasına olanak tanıdığı gibi farklı kuruluşlardaki öğretim elemanlarının karşılıklı işbirliği yapmalarını da sağlayarak eğitim kalitesinin yükselmesini desteklemektedir.

WEB tabanlı eğitim, bireylerin zamanlarını daha iyi şekilde değerlendirmelerine olanak sağlamaktadır. Bilgi ve becerilerin herkes tarafından rahatlıkla kullanılabilirdiği bu eğitim modelinde sadece yazılı metine dayalı değil; ses, renk, interaktiflik, animasyon, simulasyon gibi algılamayı ve öğrenmeyi zevkli olduğu kadar kolay hale getiren görsel ve işitsel araçları eklenebilmesi özelliğiyle, bilgilerin akılda kalıcılığını arttırarak ezbere dayalı eğitimin olumsuzluğunu ortadan kaldırır.

Son olarak; klasik ders kaynaklarındaki güncelleme zorluğu, bu eğitim modelinde yaşanmamakta; bilgiler kolaylıkla ve etkinlikle değiştirilebilmekte ve yayınlanabilmektedir. WEB tabanlı eğitim bu özelliğiyle eğitimcilere büyük kolaylık getirmektedir.

2.3 WEB TABANLI EĞİTİMİN OLUMSUZ YÖNLERİ

WEB tabanlı eğitimde yaşanabilecek olumsuzlukların nedeni, öğretmen ve öğrencilerin internet tabanlı eğitim araçlarının kullanılması ve hazırlanması sırasında pedagojik açıdan bilgi eksikliklerinin olmasına bağlanabilir. Bireyler dinlenme ve eğlenme zamanlarının büyük bir bölümünü, bu eğitim modelinin temel aracı olan bilgisayar başında geçirmeye başlayabilmektedirler. Böyle bir durumda onlardan, sosyal ortamlara girmede güçlük, yalnızlık ve uyumsuzluk davranışları sergilemelerini bekleyebiliriz. Nihayetinde de aile hayatı olumsuz yönde etkilenebilmektedir. Ayrıca, beceri ve tutuma yönelik davranışların gelişimine katkıda bulunmamasını da, WEB tabanlı eğitimin olumsuz yönleri arasında saymak mümkündür.

WEB tabanlı eğitim modelinde yaşanabilecek teknik problemler nedeniyle her an teknik destek elemanına ihtiyaç duyulacaktır. Bu destek geciktiği sürece eğitimin aksayacağı

gözardı edilmemelidir. Bilgiye ulaşım olanaklarının herhangi bir nedenle değişmesi veya internet olanaklarının iyileştirilmemesi sonucu iletişimde meydana gelen aksaklıklar, WEB tabanlı eğitimin bir başka olumsuz yönü olarak belirtilebilir.

Sonuç olarak, WEB tabanlı eğitim zaman içerisinde kendine yer edindikçe ve bu konuda eğitimciler bilinçlendikçe, aşılacak derecede de büyük bir problemle karşılaşılacağı söylenebilir.

2.4 WEB TABANLI EĞİTİMİN PLANLANMASI

Bu eğitim modelinde eğitimci, hazırladığı eğitim materyalini İnternet ortamında sunar. İstemci/öğrenci yaş, mekan ve zaman gibi faktörlerden bağımsız olarak, bu eğitim materyalini kullanır. Klasik sınıf sisteminde merkezde olan eğitimci, WEB tabanlı eğitimde yerini eğitim materyaline bırakır. Şekil 2.1 de görüldüğü gibi eğitimci öğrencilerle çift yönlü iletişindedir. Öğrencilerde birbirleriyle iletişim kurabilirler.

2.4.1 Web Tabanlı Eğitimin Amacı


Bu eğitimin sonunda ulaşılmak istenilen nokta, gerekliliğini desteleyici nedenler ve varılması gereken hedefler baştan çok net belirlenmelidir.

2.4.2 Amaca en uygun hedef kitlenin tesbiti

Yüksek Öğrenim Kurumu tarafından hazırlanan üniversiteler arası İletişim ve Bilgi Teknolojisine Dayalı Uzaktan Öğretim Yönetmeliği dayanak olarak alınırsa; özellikle öğretim elemanı eksikliğinden dolayı öğrencilerin derslerinden geri kalmayıp, ülkenin ya da bölgenin başka bir köşesindeki üniversiteden derslerini alarak bilgi yönünden eksiksiz şekilde kredilerini zamanında tamamlamalarına olanak sağlamak amaçtır. Bu amaç doğrultusunda; *Hedef Kitle*, istemci üniversitenin ilgili bölümlerinde kredi doldurmakla yükümlü öğrencileridir.

2.4.3 Uygun Pedagoji

Belirlenen amaca ve hedef kitleye en uygun pedagojik yaklaşım belirlenerek, bu yüzden kaynaklanabilecek olumsuzluklara izin verilmemelidir. Farklı konuları öğretmek farklı öğretim metodları gerektirdiğinden, sunulacak ders içeriğine uygun yöntemler seçilmelidir.



Şekil-2.1 WEB Tabanlı Eğitimin Yapısı

2.4.4 WEB Tabanlı Eğitimi Öngörülen Ders ile İçeriğinin Belirlenmesi

WEB tabanlı eğitimi verecek olan yüksek öğretim kurumu sunucu, dersi alacak hedef kitle de istemci olarak adlandırılır. Burada istemci potansiyelinin yanı sıra sunucu üniversitenin kendi şartları doğrultusunda ders ve içerik belirlenir.

2.4.5 Uygun Araçların Belirlenmesi

WEB tabanlı eğitim günümüzde oldukça popüler bir konu olduğundan sürekli olarak piyasaya yeni yazılım araçları sürülmektedir. Genelde araçların herbiri başka bir amaca hizmet ettiğinden, mümkün olduğunca araçlar hakkında bilgi sahibi olunmalı ve oluşturulacak içeriğe en uygunu seçilmelidir. Seçilen aracın (yazılımın) ihtiyaçlara kolay cevap verebilmesi, kullanımının kolay olması, uyumsuzluk sorunlarına yol açmaması veya birkaç aracın bir araya getirilerek kullanılması gibi konular göz önünde bulundurulmalıdır.

2.4.6 WEB Tabanlı Eğitim Ortamının Yönetimi

İstemciye; WEB tabanlı eğitim elemanlarının tümüne erişim hakkı verilmelidir. Bir çeşit kontrol mekanizması olarak, öğrenciden geri bildirim alınmalıdır. En uygun yayınlama sistemi oluşturulmalıdır.

2. 5 WEB TABANLI EĞİTİMDE MEVCUT UYGULAMALAR

İletişim teknolojilerinin çok hızlı şekilde gelişmesiyle birlikte, bilgiyi “kendine saklama” düşüncesi yerini hızlı bir şekilde “bilgiyi paylaşma” isteğine bırakarak, küreselleşmeye doğru hızla yol alınmaktadır.

İşte bu noktada, üniversiteler özel ve önemli bir yere sahiptir. Çünkü eğitime yansıyan teknoloji, toplumun öteki katmanlarında da etkin olarak kullanılabilir. Ancak, ağlar aracılığı ile veri iletişimini gerçekleştirebilmek için uzak iletişim alt yapısını geliştirme çabaları hükümetler bazında sürmektedir. Burada amaç daha ileri ki yıllarda ihtiyaç duyulacak olan “Bilgi Otoyolunu” hayata geçirmektir.

2. 5. 1 Yurt Dışındaki Uygulamalar

Ağlar aracılığı ile veri iletişimini gerçekleştirmeye yönelik çalışmalar 1960’lardan beri Amerika’nın gündeminde olup, inşa etmek istediği bilgi otoyolu için gerekli İnternet şartlarını halen tam olarak oluşturamamıştır. Bu nedenle ABD’de ve Avrupa’da

hükümetler ve akademik kuruluşlar tarafından desteklenen ve İnternet'ten çok daha hızlı iletişime olanak veren ağlar üzerinde çalışmalar yürütülmektedir.

Buna rağmen; Amerika Birleşik Devletleri bu eğitim modeli uygulamalarının en çok gözlendiği ülkedir. Bu modeli kullanan eğitim kurumları arasında; California Virtual University, National Technology University, Seton Hall University, West Governors University saymak mümkündür. Ayrıca Afrika'ya hizmet sunma amacıyla planlanan bir proje ABD'de geliştirilmektedir. Bu projede ortak çalışan African Vitual University ve Washington State University'nin geliştirdiği Yüksek Lisans Programları, WEB University kavramı ile pekçok farklı konularda programlar sunarak, bu modelin iyi bir örneğini sunmuştur. 1997 güz döneminde bu proje dahilinde, 70 ders web üzerinde geliştirilmiş, kampus dışı eğitim başarıyla tamamlanmıştır.

2. 5. 2 Türkiye' deki Uygulamalar

Türkiye'de, dünyadaki bu gelişmelerden kendini soyutlayamayacağından, 1997 yılında Bilim ve Yüksek Teknoloji Kuruluna sunulan raporlarda, Ulusal Bilgi Alt Yapısı Ana Planı Hazırlık çalışmalarında Türkiye'nin 2020 yılına kadar 30 milyon abonesi olacak ulusal bilgi ağı hedeflenmiştir.

Tübitak bünyesinde 01.06.1996 tarihinde kurulan ULAKBİM Mayıs 1997'den itibaren Ankara, İstanbul ve İzmir arasında ATM (Asynchronous Transfer Mode) temelli hızlı (34Mbps) bir omurga kurmuş ve toplam 38 üniversitemizi 64Kbps-2Mbps arasında değişen hızlarla söz konusu omurgaya bağlamıştır[1].

Orta Doğu Teknik Üniversitesi Enformatik Enstitüsü, 1998-1999 yılında başlattığı Metu Online uygulamasıyla, etkileşimli bir eğitim servisi sunarak, üniversitenin değişik fakültelerinden toplam 15 lisans ve yüksek lisans dersini 4000'e yakın öğrenciye sunmuştur[5].

ODTÜ'deki diğer bir çalışma ise eğitimcilerin eğitimini yürüten Eğiten Projesidir. Eğiten, Türkiye'deki farklı üniversitelerden 50 öğretim elemanına verilen Enformatik Sertifika Programıdır.

Diğer bir örnek ise, Çukurova Üniversitesi, Zootekni Bölümü, Biyometri ve Genetik Anabilim Dalı tarafından projelendirilen, ALFA SANAL İSTATİSTİK OKULU uygulamasıdır[6].

BÖLÜM 3

LOJİK DEVRELER DERSİNİN

İNTERNET TABANLI SİMÜLATÖRÜNÜN TASARIMI

3.1 GİRİŞ


Bu bölümde, daha önceki bölümlerde açıklanan WEB tabanlı ya da İnternet tabanlı eğitim kurallarına göre, Lojik devreler dersinin İnternet tabanlı eğitim dökümanının hazırlanışı ve simülatörlerin tasarımı açıklanacaktır.

3.2 WEB SAYFALARININ HAZIRLANMASI

Burada, Lojik Devreler 1 Dersine ait WEB tabanlı eğitim materyalinin adım adım nasıl oluşturulduğu, hangi noktaların gözönünde bulundurulduğu örneklenerek anlatılacaktır.

3.2.1 Öğretim Programının ve Ders İçeriklerinin Belirlenmesi

Marmara Üniversitesi, Teknik Bilimler Meslek Yüksekokulu, Elektronik, Biyomedikal Cihaz Teknolojisi ve Haberleşme programlarında okutulmakta olan "Dijital Devreler 1" dersi öğretim programı temel alınarak, düzenlenen konu içerikleri aşağıda sıralanmıştır. Toplam 8 üniteyi kapsayan bu çalışmada, her ünitenin başına o ünite eğitim ve öğretim faaliyetlerinin gereklerini yerine getiren öğrencilerin kazanacakları bilgi ve beceriler, o bölüme ait amaçlar kısmında belirtilmiştir. Şekil 3.1 'de, aşağıda sıralanan 8 ünite içinde yer alan "Bileşimsel Devreler" ünitesinin girişinde, amaçların yerleşimi örnek olarak görülmektedir. Bu şekilde aşağıda sıralanmış olan öğretim programındaki her ünite girişinde aynı çalışma yapılmıştır.



Şekil 3.1 : Ünite Amaçları

LOJİK DEVRELER - I DERSİ ÖĞRETİM PROGRAMI

ÜNİTE NO I : SAYISAL KAVRAMLAR

- 1.1 Sayısal Elektronik Tarihi
- 1.2 Sayısal - Analog Kavramları ve Sinyalleri

ÜNİTE NO II : SAYI SİSTEMLERİ

- 2.1. Onlu (Decimal) Sayı Sistemi
- 2.2. İkili (Binary) Sayı Sistemi
 - 2.2.1. İkili Sayı Sistemindeki Sayının, Onlu Sayı Sistemindeki Karşılığının Bulunması
 - 2.2.2. Onlu Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması
- 2.3. İkili Sayı Sisteminde Aritmetik İşlemler
 - 2.3.1. Toplama İşlemi
 - 2.3.2. Çıkarma İşlemi
 - 2.3.3. Çarpma İşlemi
 - 2.3.4. Bölme İşlemi
- 2.4. Onaltılı (Hexadecimal) Sayı Sistemi
 - 2.4.1. Onaltılı Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması
 - 2.4.2. İkili Sayı Sistemindeki Sayının, Onaltılı Sayı Sistemindeki Karşılığının Bulunması

ÜNİTE NO III : KODLAR

- 3.1. İkili Kodlanmış Onlu Sayı Kodu (BCD)
- 3.2. 3-İlave (Excess-3) Kodu
- 3.3. Hata Düzeltme (Parity) Kodu
- 3.4. Gray Kodu
- 3.5. ASCII Kodu

ÜNİTE NO IV : LOJİK DEVRELER

- 4.1. Doğruluk Tablosu
- 4.2. Lojik Kapılar
 - 4.2.1. Lojik Kapı Çeşitleri, Sembolleri ve Doğruluk Tabloları
 - 4.2.2. Lojik Devrelerin Tasarımı
 - 4.2.3. Lojik Devre Tasarımlarından Lojik İfadelerin Bulunması
- 4.3. Lojik Tümlleşik Devreler (Integrated Circuits)

ÜNİTE NO V : BOOLEAN MATEMATİĞİ

- 5.1. Boolean Matematiğin Esasları
- 5.2. Boolean Kuralları ve Teoremleri
- 5.3. De Morgan Teoremleri
- 5.4. Boolean Kuralları ve Teoremleri ile İşlem Basitleştirilmesi

ÜNİTE NO VI : LOJİK İFADELERİN SADELEŞTİRİLMESİ

- 6.1. Karnough Haritalarının Kuralları

6.2. Karnough Haritaları

- 6.2.1. İki Değişkenli Karnough Haritası
- 6.2.2. Üç Değişkenli Karnough Haritası
- 6.2.3. Dört Değişkenli Karnough Haritası

6.3. Karnough Haritaları ile Çeşitli Uygulamalar

ÜNİTE NO VII : BİLEŞİMSEL (COMBINATIONAL) DEVRELER

- 7.1. Kod çözücüler (Decoder)
 - 7.1.1. İki Girişli Kod Çözücü
 - 7.1.2. BCD Kod Çözücü
 - 7.1.3. İkili'den Onaltılı'ya Kod Çözücü
 - 7.1.4. 7 Parçalı Kod Çözücü
- 7.2. Kodlayıcı (Encoder)
 - 7.2.1. Onludan İkiliye Kodlayıcı
- 7.3. Veri Seçiciler (Multiplexer)
 - 7.3.1. 2' den 1'e Veri Seçiciler
 - 7.3.2. 4' den 1'e Veri Seçiciler
 - 7.3.3. 8'den 1'e Veri Seçiciler
- 7.4. Veri Dağıtıcılar (Demultiplexer)
 - 7.4.1. 1'den 4'e Veri Dağıtıcılar
 - 7.4.2. 1'den 16'ya Veri Dağıtıcılar

ÜNİTE NO VIII : ARİTMETİK DEVRELER

- 8.1. Toplayıcılar
 - 8.1.1. Yarım Toplayıcı
 - 8.1.2. Tam Toplayıcı
 - 8.1.3. 4 Bit Paralel Toplayıcı
- 8.2. Çıkarcılar
 - 8.2.1. Yarım Çıkarcı
 - 8.2.2. Tam Çıkarcı
- 8.3. Karşılaştırıcılar (Comparator)
 - 8.3.1. Birer Bitlik İki Sayıyı Karşılaştırıcı
- 8.4. Aritmetik Lojik Birimi (ALU)

3. 2. 2 Hedef Kitlenin Tesbiti


Böyle bir eğitim dökümanına duyulan gereksinim İnternet üstünden eğitim almak için YÖK'e başvuran TBMY okulları olduğu, Yüksek Öğretim Kurulu Enformatik Milli Komitesi İnternet sayfasından alınan bilgidен anlaşılmalıdır. Tablo 3-1'de Dijital Elektronik dersini almak isteyen okullardaki öğrenci sayısı 302 kişi olarak gözükmektedir. Bu konuya olan yoğun talebin giderek artacağı umulmaktadır.

TABLO 3-1 : İSTEMCİ ÜNİVERSİTE TALEPLERİ [7]

Ders adı	Toplam Öğrenci Sayısı
Ağ Ölçmeleri	60
Akışkan Mekaniği I-II	100
Alet Bilgisi I-II	120
Alternatif Akım Devre Analizi	195
Analog Elektronik I-II	284
Arazi Tapulaştırması	60
Atatürk İlkeleri ve İnkılap Tarihi I-II	4236
Atelye İşlemleri	318
Atıksuların Arıtılması	50
Benzin ve Dizel Motorlar	58
Bilgisayar Ağları ve Veri İletişimi	124
Bilgisayar Destekli Muhasebe	60
Bilgisayar Destekli Üretim	60
Bilgisayar Donanımı I-II	50
Bilgisayar Kullanımı I-II	383
Bilgisayar Programlama	100
Bilgisayar Uygulamaları I-II(CAD-CAM CNC vb.)	309
BioKimyasal Reaksiyon Müh.	50
Büro ve Şantiye Organizasyonu	60
Ceza Hukuku	150
Çevre İlişkileri	105
Çevre Kaynaklarının Planlanması	90
Çevre Kimyası I-II	100
Dağıtım Tes. Ve Plan.	90
Denetim ve Revizyon	60
Dengeleme Hesabı	60
Depreme Dayanıklı Yapı Tasarımı	62
Differansiyel Geometri	65
Dijital Elektronik I-II	302


3. 2. 3 Uygun Yazılımların Belirlenmesi

WEB tabanlı Lojik Devreler 1 Dersi eğitim materyali hazırlama da, WEB sayfası tasarımları için çeşitli programlar kullanılabilir. HTML sayfası hazırlamada kullanılan Macromedia Dreamweaver 3.0 programı ile bu çalışmadaki WEB sayfaları hazırlanmıştır. Bu program ile hazırlanan çalışma sayfasına örnek Şekil 3.2’de görülmektedir. Ayrıca HTML sayfa oluşturmaya gerek olmamasına rağmen istenildiği anda HTML formatına müdahale etmek mümkündür. WEB sayfasını oluştururken ekran ayarlarını, her istemcinin bilgisayarında maximum verimle çalışacak şekilde tasarlamaya özen gösterilmiştir. Bu yüzden de ekran çözünürlüğü 1024x768 seçilmiştir. Kullanıcı kendi ekranında bu ayarı yapmalıdır. Aksi takdirde verimli bir görüntü elde edemez. Bu şablonda 76 adet WEB sayfası hazırlanmıştır. EK – A’da hazırlanan bu sayfalar gözükmektedir.



Şekil 3.2 : Dreamweaver Döküman Penceresi

Animasyonların hazırlanması için WEB’de kullanılan çeşitli programlar vardır. Bu çalışmada animasyonları hazırlamak için tercih edilen program Macromedia Flash 4.0 dir. Bu programın tercih edilmesindeki amaç; Akışkanlık (Streaming), sitenin vektörel çalışmalarının bir kısmı istemcinin bilgisayarına yüklenirken geri kalan kısmının yüklenmesi de devam etmektedir. Flash, filmin bilgisayara yüklenen ilk karelerini yükleme işlemi sırasında hareketli olarak görüntüler [8]. Flash programı ile hazırlanan bir animasyon çalışması örneği Şekil 3.3 de görülmektedir.



Şekil 3.3 : Flash 4.0 Çalışma Sayfası

WEB sayfasına resim yerleştirmek için Adobe Photoshop 5.0 kullanılmıştır. WEB sayfası üzerinde yer alan butonlar, siteye estetik bir görünüm vermesi amacıyla yine bu program kullanılarak hazırlanmıştır. Windows İşletim sisteminde resim dosyaları BMP uzantılı olarak kullanılır. Bu dosyaları İnternette kullanabilmek için GIF ve JPEG formatına dönüştürülmelidir. Bu dönüştürme işleminde Photoshop kullanılmıştır.

Web tabanlı eğitim materyalinde yer alan ve öğrencilerin kendilerini sınaması için oluşturulmuş test dökümanlarının hazırlanması aşamasında ise, Macromedia Course Builder programı ile hazırlanmıştır.

WEB tabanlı Lojik Devreler 1 dersi eğitim materyalinin en verimli çalışacağı özellikleri WEB sitesinden istemcilere belirtmekte fayda vardır. Örneğin, Course Builder'da hazırlanan testlerin ve Flash'da hazırlanan animasyonların daha iyi izlenebilmesi için tarayıcı olarak Internet Explorer 4.0 ve üstü kullanılmalıdır.

WEB tabanlı eğitimin planlanması ve organizasyonunu içeren sunum Microsoft Powerpoint 'le hazırlandı.

ASCII Kodu, karnough haritalarının kuralları, kod çözücüler konusuna giriş ve iki girişli kod çözücü, veri seçiciler ve lojik tümleşik devreler konularında tamamı 9 bölüm olan sesli anlatım vardır. Öğrencilerin işitme duyularına hitap eden bu çalışma şekli ile konu üzerine yoğunluğun artırılması, konunun daha anlaşılır hale getirilmesi ve akılda kalıcılığının artırılması hedeflenmiştir. Bu hedefler doğrultusunda, ilk olarak ses kaydı yapılacak metinler hazırlandı. İkinci adım olarak, Creative Live Sound Recorder ile ses kaydı gerçekleştirildi ve .wav uzantılı dosyalar elde edildi. Son işlem olarak da, .wav dosyalarının kapasitesi çok büyük olduğundan WEB sayfalarının açılma süresini ağırlaştıracağı düşüncesiyle, Audio Catalyts programı ile .mp3 dosyalarına çevirme işlemi yapıldı.

Kodlayıcılar konusunda, öğrencilerin kendilerine ait özel çalışma ortamlarında deney yapabilmelerini desteklemek ve bu çalışmalarına rehber olabilmek amacıyla "Onludan ikiliye kodlayıcı" deneyi hazırlanmıştır. Öğrencinin deneyde kullanabileceği bread board'u ve deney setini tanıtmaya işlemi birinci filmdeydir. İkinci filmde ise deneyin yapılışı ve sonucu gösterilmektedir. Böylece öğrenci kendi elde ettiği sonuçları karşılaştırma imkanına sahip olacaktır. Film çekimleri bilgisayara bağlı bir kamera ile gerçekleştirildi. Webcam Creative Live yazılımı ile ses ve görüntünün birlikte kaydedildiği bu işlemler sonucu .avi uzantılı iki dosya elde edildi. Filmlerin mümkün olduğunca kapasitelerinin düşürülmesi için Xing Mpeg Encoder programı kullanıldı ve .mpg uzantılı dosyalar WEB sayfamıza eklendi.

Lojik Devreler 1 dersi için oluşturulan toplam 13 simülatörden 3 tanesi Delphi, geriye kalan 10 tanesi Java programlama dilinde yazılmıştır.

Nesne tabanlı programlama dili olan Java'nın genelde tercih edilmesinin 3 önemli nedeni vardır. Bu özellikler;

1. Çok kullanımlı (Multi-tasking) olması
2. Paralel kullanımlı (Multi-threading) olması
3. Programın yazıldığı ortamdan bağımsız olarak çalışmasıdır. Çalıştırıldığı bilgisayarda derlendiğinden uyumsuzluk sorunu yoktur. Özellikle bu nedenden ötürü WEB tabanlı eğitim için tasarlanacak simülatörlerin Java programlama dilinde yazılması tercih edilmiştir.

Bilgisayarın işlemcisi, Pentium XX olmalıdır. Sesle desteklenen konuları takip edebilmesi için ses kartı ve ses düzeni olmalıdır.

Ekran Kartı en az 2MB, RAM 32MB olmalıdır. Ayrıca tarayıcıların Java destekli olması gerekmektedir.

3. 2. 4 Akademik Takvimin Hazırlanması

2000-2001 Öğretim yılı için akademik takvim hazırlanarak, konular haftalara bölünmüştür. Öğrencilerin bu bilgileri önceden öğrenmeleri, planlı olmalarını sağlayacaktır.

3. 2. 5 Eğitim Dökümanı Hazırlanması

Lojik Devreler Dersine ait eğitim dökümanı hazırlamak için eldeki tüm materyaller toplanır, tasniflenir. WEB ortamına geçirilmek üzere konulara ait metin, şekil, grafik ve resim ön hazırlığı yapılır[9].

Bir konunun hazırlığına başlarken ilk adım, aşağıda isimleri verilen kaynaklarda ve ders notlarında o konunun incelenmesidir. İkinci adım ise, konuyu en iyi açıklayacak şekillerin çizilmesi, örneklerin oluşturulması, fotoğrafların ve filmlerin çekilmesi, sesli anlatımların kayıtlarının tamamlanmasıdır. Son adım ise konu açıklaması ile tüm donelerin ki bunlara animasyonlar ve simülasyonlarda dahil, birleştirilmesidir.

Lojik devreler ders hazırlığı için yararlanılan kaynaklar :

- FLOYD L. T., Digital Fundamentals [10]
- TOCCI J. R., Digital Systems Principles & Applications [11]
- ADOMSON T., Digital [12]
- LIBES S., Digital Electronics Concepts & Applications [13]
- ÇAMURCU Y., Dijital Elektronik [14]
- HOLDSWORTH B., Digital Logic Design [15]
- İnternet üzerinden ulaşılan makalelere ait WEB adresleri “ Kaynaklar” bölümünde belirtildi.

3. 2. 6 Test Bölümü

Öğrencilerin kendilerini sınamaları amacıyla hazırlanmış bir bölümdür. 9 Soru içerir. Bunlardan 6 tanesi çoktan seçmeli, 2 tanesi doğru-yanlış ve 1 tanesi eşleştirmeli soru tipindedir. Sonuçlar, öğrenci cevaplandığı anda bir diyalog penceresi içinde, cevap doğru ise “Tebrikler...”, yanlış ise “Hatalı Cevap!!!” şeklinde gözükecektir.

3. 2. 7 Etkili İletişim

Öğrencilere yalnız olmadıklarını hissettirebilmek ve sorunlarıyla çaresiz halde bırakmamak için e-mail adresi verilir. Eğer belirli zamanlarda öğretim elemanı ile öğrenci arasında karşılıklı iletişim ön görülüyorsa; IRC-Internet Relay Chat ya da NetMeeting gibi program ve zaman tesbiti yapılarak, öğrencilere duyurular WEB sayfası ile iletilir..

3. 2. 8 Linkler

Bu dersin içeriği ile ilgili olarak öğrencinin başka kaynaklara ulaşması amacıyla bazı WEB sitelerine ve arama motorlarına linkler verilmiştir.

3. 2. 9 Sıkça Sorulan Sorular (Frequently Asked Questions)

Konularla ya da uygulamayla ilgili olarak henüz hiçbir soru olmamasına rağmen, sorular geldikçe cevapları yayınlamak üzere WEB sayfası ayrılmıştır.

3. 2.10 İnternet Tabanlı Eğitim Hakkında Sunum

İstemcilerin WEB tabanlı eğitimin amacı, üstün yanları, olumsuz yanları, planlanma ve organizasyon aşamaları gibi konular hakkında da bilgi kazanmaları açısından hazırlanmış bir slide gösterisidir.(Şekil3.4)



Şekil 3.4 : WEB Tabanlı Eğitim Sunumu

3.2.10 Referanslar

WEB tabanlı eğitim hakkında yararlanılabilen kaynaklar, kullanılan bilgisayar programları ve öğretici kitaplar son olarak da, lojik konuları için yararlanılan kitaplar şeklinde üç bölümde verildi.

3. 2. 11 Deęerlendirme

Üniversiteler arası İletişim ve Bilgi Teknolojilerine Dayalı Uzaktan Öğretim Yönetmeliğinde de belirtildięi gibi quiz, vize sınavları sanal ortamda yapılabilir, ancak final sınavının klasik şeklinde yapılması şimdilik güvenlik açısından zorunludur. Bu nedenle öğrencilere, final sınavı tarihi ile birlikte mekanın eğitimin en başlarında duyurulması gerekir. Final sınavı, öğrencinin dersten geçip geçmemesi üzerinde %80 etkili olmaktadır[16]. Final de başarılı olamayan öğrenciye aynı koşullarla bütünleme sınavı hakkı tanınır.

3. 3 SİMÜLATÖRLERİN TASARLANMASI

İnternet üstünden eğitimde, WEB sayfaları ile yazılı ders dökümanı hazırlamanın yanında konuların daha akılda kalıcı bir biçimde olmasını sağlamak için çoklu ortam dökümanları bulunması son yıllarda giderek önem kazanmıştır. Çoklu ortam ses, resim, hareketli görüntü ve animasyonlar ile sağlanabilir. Bu dersin konularının etkili öğreniminde kullanılacak diğer önemli bir araç da simülatörler ile konuyu zenginleştirip öğrenciyi etkileşimli bir öğretim ortamında tutarak öğrenme kalitesini arttırmaktır. İnternet ortamında simülatör geliştirmek ya da tasarlamak için günümüzde Java programlama dili kullanılmaktadır. Java programlama dilinde program yapmada kullanılan teknik, diğer programlama dillerine benzese de, program yazarken dikkat edilmesi gerekli olan bazı noktalar aşağıda kısaca özetlenmiştir.

Simülatörlerin oluşturulmasında ilk adım, herhangi bir editör programında programı yazmak ve isim.java şeklinde kaydetmektir. İkinci adım ise yazılan programı bir Java derleyicisi ile derlemektir. Böylece isim.class ara bilgisayar kodu oluşturulur. Dikkat edilmesi gereken nokta, Java'nın nesne sınıfının ismi ile dosyadaki isminin aynı olmasıdır. Bilgisayar konsol ekranında , javac isim.java komutunu verdiğinizde programınızda hata yoksa derleme işlemi gerçekleşir, hata varsa liste şeklinde görülür [17].

Bu işlemler için; Sun Java developer Kit – JDK ve editörü ile derleyicisi içinde olan Borland Jbuilder3 Java geliştirme paketinin her ikisi de kullanıldı.

Simülatörler Applet ortamındadır. Bu nedenle simülatörlerin görülebilmesi için HTML dilinde isim.html dosyasının oluşturulması gerekir. Aşağıda en basit haliyle tanımlanmış HTML dosyası görülmektedir.

```
<html>
<applet code = "isim.class" width=400 height=200>
</applet>
</html>
```


Simülatörler tasarlanırken nesne olarak VE, VEYA, DEĞİL, ÖZEL VEYA ile ara bağlantılar (Connections) ve giriş bilgilerinin verildiği denetleme kutuları (Checkboxlar) ile doğruluk tabloları (Truth Table) belirlenmiştir. Bunların herbirine ait metodların tanımlandığı sınıflar (Class) birer modül olarak düşünülebilir. Nesne tabanlı programlamanın özelliği burada görülmektedir. Artık oluşturulan bu modülleri, her program için yeniden yazmak yerine sadece program içine çağırarak çalıştırmak yeterlidir. Böylece program satırlarının sayısı çok aşırı uzun olmaz, hata oranı düşer, bir yerde yapılan değişiklikler tüm programlara yansıtılır, nesne ve ona ait metodlar en başta doğru

belirlendiğinde kombinasyonları kullanarak sonsuz denebilecek kadar çok program oluşturmak sorun olmaz.


3.3.1 VE Kapısı Devresine ait simülasyon programı tasarımı

Şekil 3.5 'de iki girişli Ve Kapısı simülasyon program tasarımı Borland Delphi 4.0 ile yazılmıştır. Ve Kapısı simülatör tasarımı Şekil 3.6'da ki akış şemasına uygun olarak tasarlanmıştır. Ve Kapısının özelliği, yalnızca her iki girişi lojik 1 olduğunda, çıkışını lojik 1 veren devredir. Girişlerden en az biri lojik 0 seviyesinde ise bile çıkışı lojik 0 olur. Dolayısıyla giriş değerleri için Ve işlemi uygulandığında çıkış bulunacaktır. Fonksiyonu $F=A \cdot B$ 'dir.

Akış şemasında; Giriş bilgisine bağlı olarak çıkış bilgisi belirlenip, ekranda gösterilmektedir. Kullanıcı tarafından uygun giriş değeri tanımlanmadığında , hata mesajı ekrana gelecektir. Simülasyon ile konunun daha iyi kavranması için aynı anda elektrik devresinde ki olayda öğrenci tarafından incelenebilecektir. Burada sadece simülasyonla ilgili bilgi verilmektedir. Ve Kapısı ile ilgili detaylı bilgi EK- A'da Konu 4.2.1'de bulunmaktadır.



Şekil 3.5 : VE Kapısı için hazırlanan simülatör




Şekil 3.6 : VE Kapısı için hazırlanan simülâtöre ait akış şeması

3.3.2 VEYA Kapısı Simülasyon Programının tasarımı

Şekil 3.7'de tasarlanan VEYA kapısı simülatörü görülmektedir. Bu çalışmada iki girişli Veya kapısı kullanılmıştır. Veya Kapısının her iki girişi aynı anda lojik 0 değeri aldığıında, çıkışı lojik 0 olur. Girişlerden en az biri lojik 1 ise çıkış lojik 1 olacaktır. Veya Kapısında giriş değerleri üzerinde Veya işlemi yapıldığında çıkış değeri bulunur. $F = A+B$ Veya kapısının eşitliğidir.

Burada sadece simülasyonla ilgili bilgi verilmektedir. Veya Kapısı ile ilgili detaylı bilgi EK- A'da Konu 4.2.1'de bulunmaktadır.



Şekil 3.7 : VEYA Kapısı için hazırlanan simülatör

VEYA kapısının tasarımı için yazılan programa ait akış şeması ise Şekil 3.8'de görülmektedir. Akış şemasının;

VEYA Kapısı Tanımı : VEYA Kapısı tanımında, VEYA kapısı şekli çizdirilir.

Bağlantıların Tanımını Yap : VEYA Kapısı giriş ve çıkışlarının çizdirilme işlemi ile bağlantıların tanımı gerçekleştirilir.

Checkbox Denetimi Yap : Yapılacak olan işlemlere ilişkin 0 ve 1 değerleri girişte yazdırılıyor ve bu değerlerin denetimi yapılıyor.


Mouse İle Bilgi Giriş : Mouse ile bilgi giriş kısmında ise mouse ile girişlerin kontrolü yapılmaktadır.

Karar Verme : Doğruluk tablosu çizilecek ise doğruluk tablosu sınıfına gidilecektir. Eğer çizilmeyecekse doğruluk tablosu sınıfına işlem yaptırılmayacaktır.

İlgili Modüllerin Tümünü Çalıştır : Akış şemasında üstte yapılan tanım ve denetimlere ilişkin işlemlerin yerine getirilebilmesi için bunlarla ilgili tüm modüllerin çalıştırılma işlemi gerçekleştirilir.

Veya Kapısını ve Doğruluk Tablosunu Ekrana Yaz : Bu çalıştırılma sonucunda yapılan tüm işlemler ekranda gösterilir.

Bitir : Son olarak program bitirilir.




Sekil 3. 8 :VEYA Kapısı simülasyon programı akış seması

3. 3. 3 DEĞİL Kapısı Simülasyon Programının tasarımı


Şekil 3.9'da tasarlanan DEĞİL kapısı simülatörü görülmektedir. DEĞİL Kapısının girişi lojik 0 değeri ise, çıkışı lojik 1 olur. Girişi eğer lojik 1 ise çıkış lojik 0 olacaktır. Değil Kapısı giriş değerleri üzerinde tersleme işlemi yapar ve çıkış değeri bulunur. $F = A$ Değil kapısında kullanılan eşitliktir.

Burada giriş ve çıkış değerleri renk değişimi ile gözlenebildikleri gibi doğruluk tablosundan da takip edilebilmektedir. Kırmızı renk lojik 1'i, siyah ise lojik 0'ı temsil etmektedir.

Değil kapısı simülatörünün tasarımında kullanılan akış şeması Şekil 3.10'da görülmektedir. Değil Kapısının detaylı şekilde açıklandığı EK- A'da ki Konu 4.2.1'de verilmiştir.




Şekil 3.9 : DEĞİL Kapısı için hazırlanan simülatör




Sekil 3.10 : DEĞİL Kapısı simülasyon programı akış seması

3. 3. 4 VE DEĞİL ve VEYA DEĞİL kapılarına ait simülasyon programları tasarımı

Şekil 3.11’de ki VE DEĞİL kapısı tasarlanırken, VE kapısı ve DEĞİL kapısının ard arda bağlantılı olduğu göz önüne alınmıştır. VE DEĞİL Kapısının fonksiyonu , $F = \overline{A \cdot B}$ dir. Bu kapı için kullanılan akış şeması Şekil 3.13 ‘da görülmektedir. Aynı akış şeması ve tasarım tekniği Şekil 3.12’da ki VEYA DEĞİL kapısı içinde kullanılmıştır. Çünkü VEYA DEĞİL kapısı da, VEYA kapısı ile DEĞİL kapısının ard arda bağlantılı olduğu gösterilecek şekilde tasarlandı. VEYA DEĞİL Kapısının fonksiyonu, $F = \overline{A+B}$ dir. Burada sadece simülasyonla ilgili bilgi verilmektedir. VE DEĞİL ve VEYA DEĞİL Kapıları ile ilgili detaylı bilgi EK- A’da Konu 4.2.1’de bulunmaktadır.



Şekil 3.11 : VE DEĞİL Kapısı için hazırlanan simülatör



Şekil 3.12 : VEYA DEĞİL Kapısı için hazırlanan simülatör

Akış şemasında;

Kapıları Tanımla : VE ve DEĞİL kapılarının şekli çizdirilir.

Bağlantıların Tanımını Yap : Kapıların girişlerin, çıkışların ve ilişkilerin çizdirilme işlemi ile bağlantıların tanımı gerçekleştirilir.

Checkbox Denetimi Yap : Yapılacak olan işlemlere ilişkin 0 ve 1 değerleri girişte yazdırılıyor ve bu değerlerin denetimi yapılıyor.

Mouse İle Bilgi Giriş : Mouse ile bilgi giriş kısmında ise mouse ile girişlerin kontrolü yapılmaktadır.


Doğruluk Tablosu : Doğruluk tablosu sınıfına işlem yaptırılarak, doğruluk tablosu oluşturulur.

İlgili Modüllerin Tümünü Çalıştır : Akış şemasında üstte yapılan tanım ve denetimlere ilişkin işlemlerin yerine getirilebilmesi için, bunlarla ilgili tüm modüllerin çalıştırılma işlemi gerçekleştirilir.

Tüm İşlemlerin Sonucunu Ekranda Göster : Bu çalıştırılma sonucunda yapılan tüm işlemler ekranda gösterilir.

Bitir : Son olarak program durdurulur.






Sekil 3. 13: VE DEĞİL Kapısı simülasyon programı akış şeması

3.3.5 ÖZEL VEYA Kapısı Simülasyon Programının tasarımı


Şekil 3.14'de tasarlanan ÖZEL VEYA kapısı simülatörü görülmektedir. Özel Veya Kapısının her iki girişi aynı anda lojik 0 ya da lojik 1 değeri aldığıında, çıkışı lojik 0 olur. Girişler farklı lojik seviyelerde ise çıkış lojik 1 olacaktır. $F = A \oplus B$

Özel Veya Kapısının sembolü ile gerçekleştirilen bu simülasyona ait akış şeması Şekil 3.15'de görülmektedir. Bu simülasyon tasarımı yapılırken, öğrencinin ÖZEL VEYA kapısının lojik sembolünü tanıması, giriş değerlerini kendisinin belirlemesi, giriş ve çıkış yollarının renk değiştirmesi ile aynı zamanda doğruluk tablosunu izleyerek de bu kapının çalışma prensibini kavraması amaçlanmıştır. Lojik 0 siyah, lojik 1 ise kırmızı ile ifade edilmektedir.

EK-A'da Konu 4.2.1'de ÖZEL VEYA kapısının anlatıldığı konuda bu simülatör kullanılmaktadır.




Şekil 3.14 : ÖZEL VEYA Kapısı için hazırlanan simülatör



Şekil 3. 15: ÖZEL VEYA Kapısı simülasyon programı akış şeması


3.3.6 Kombinasyonel Devre simülatörü tasarımı

Kapılara ilişkin bilgiyi alan öğrencinin, bu kapıları kullanarak lojik tasarım yapabilmeleri amacıyla EK-A'da konu 4.2.2'de lojik devrelerin tasarımı konusunu anlatılmıştır. Konunun daha iyi kavranması için örnek bir simülatör tasarlandı. Tasarlanan simülatörün gerçekleştirdiği işleme ait devre Şekil 3.16'da görülmektedir.



Şekil 3.16 : Kombinasyonel Devre Simülatörü

Bu devrenin gerçekleştireceği mantıksal işlem $F = A \cdot B + \bar{C}$ olmaktadır. Bu nedenle devrede bir adet VE, bir adet DEĞİL ve bir adet VEYA kapısı kullanılmaktadır. Bu devrenin simülatörü Şekil 3.17'deki görülen akış şemasına göre tasarlanmıştır. Girişlere verilen 0 ya da 1 değerleri ile her kapının çıkışı kontrol edilerek sonucu farklı renklerle elde edilmektedir. Öğrenci çıkıştaki değişimi her kapının girişinin aldığı değere göre izleyebilmektedir. Akış şemasının hazırlanış tekniği bir önceki konuda bulunan açıklama ile aynıdır.



Şekil 3. 17: Kombinasyonel Devre simülasyon programı akış şeması

3. 3. 7 İki Girişli Dört Çıkışlı Kod Çözücü Devre simülatörü tasarımı

Kod çözücü devresinin çalışma prensibinin kavranması amacıyla, Şekil 3.18 deki gibi iki girişi ve dört çıkışı olan blok şema şeklinde bir simülatör tasarımı, Şekil 3.19'daki akış şeması ile gerçekleştirilmiştir. Burada Enable girişi lojik 0 konumunda iken çıkışlar aktiftir. Enable konumu lojik 1 seviyesinde olduğunda ise tüm çıkışlar lojik 1 seviyesinde olur ve kod çözücü işlem yapamaz. Gate sınıfı içinde iki girişli dört çıkışlı kod çözücü devresinin şekli ve fonksiyonu tanımlandı. Applete başlarken bu kod çözücünün yeri, bağlantıları ve ilk giriş bilgilerinin checkboxlar içinde 0 olarak verileceği tanımlamaları yapıldı. Öğrencinin mouse ile bilgi girişini gerçekleştirmesinden sonra Gate class'ı içinde tanımlı fonksiyon işleme tabii tutularak, sonuç bulunur ve lojik 0 siyah, lojik 1 kırmızı ile belirtilerek bulunan sonuç ekrana yansıtılır.


Buna göre; Enable =0 ise, çıkışların hangisinin aktif olacağı aşağıdaki tanımlarla gerçekleştirilmiştir.

$$C0 = \overline{A} \cdot \overline{B}$$


$$C1 = A \cdot \overline{B}$$

$$C2 = A \cdot B$$

$$C3 = \overline{A} \cdot B$$




Şekil 3.18 : 2 / 4 Kod Çözücü devreye ait simülatör




Sekil 3.19 : 2/4 Kod çözücü devre simülasyon programı akış şeması

3.3.8 7 Parçalı Gösterge - 7447 Kod Çözücü Devresine ait simülasyon programının tasarımı
 Şekil 3.20 'de Borland Delphi 4.0 ile tasarlanan 7 Parçalı Gösterge ve 7447 Kod Çözücü devresine ait simülator görülmektedir. Bu çalışmadaki 7 Parçalı Gösterge ve 7447 Kod Çözücü devresi simülasyon programı tasarımı Şekil 3.21'de ki akış şemasına uygun olarak tasarlanmıştır. Bu tasarımda girişten verilen ikili sayı sistemindeki 4 bitlik sayının, onlu sayı sistemindeki karşılığı çıkışta elde edilmektedir. Her karar mekanizmasından sonra reset yani temizleme işlemi yapılarak programın başa dönmesi sağlanmış olur.




Şekil 3.20 : 7 Parçalı Gösterge ve 7447 Kod Çözücü devresine ait simülator




Şekil 3.21 : 7 Parçalı Gösterge ve 7447 Kod Çözücü devresine ait simülatörün akış şeması

3.3.9 Veri Seçici –Veri Dağıtıcı Devresine ait simülasyon programının tasarımı

Şekil 3.22'deki Veri Seçicinin ve Veri Dağıtıcının birlikte kullanıldığı devreye ait simülasyon programı Borland Delphi 5.0 programlama dilinde yazıldı. Bu simülasyon programı bir fabrikadaki 8 tane kapının açık ve kapalı olma durumlarının, güvenlik odasındaki lambalarla kontrolü için tasarlanmıştır. Tasarım tekniği Şekil 3.23'deki akış şeması ile belirtilmiştir. Burada 3 bitlik sayıcı sürekli olarak kapıları taramaktadır. Ancak bu simülasyon ile öğrencinin deneyerek öğrenmesi hedeflenmiştir. Bu nedenle de sayıcının değerleri öğrenci tarafından girilmektedir. Öğrenci aynı zamanda kapının durumunu da kontrol edebilmektedir. Kapının kapalı olma durumu, anahtarın açık olmasıdır yani lojik "1" dir. Bu durumda güvenlik odasındaki lamba yanmayacağından, beyaz şekil gözükecektir. Kapının açık olma durumu, anahtarın kapalı olmasıdır yani lojik "0" dır. Bu durumda güvenlik odasındaki lamba yanacağından, kırmızı şekil gözükecektir.




Şekil 3.22 : Veri Seçici ve Veri dağıtıcı devresine ait simülasyon




Sekil 3.23 : Ver Seçici ve Veri dağıtıcı devresi simülâtörüne ait akış seması

3.3.10 Yarım Toplayıcı devre simülâtör programı tasarımı

Şekil 3.24 daki Yarım Toplayıcı Devre Simülâtörü hazırlanırken Şekil 3.25’ deki akış şeması ve tasarım tekniği de kullanılmıştır. EK-A’da Konu 8.1.1’de Yarım Toplayıcı konusunda kullanılmak üzere tasarlanmış simülasyon programı ve konuya ilişkin bilgiler verilmiştir. Toplam ve Elde çıkışları için kullanılan eşitlikler: $\text{Toplam} = A \cdot B + A \cdot \bar{B}$ $\text{Elde} = A \cdot B$



Şekil 3.24 : Yarım Toplayıcı devreye ait simülâtör




Şekil 3.25 : Yarım Toplayıcı Devresi Simülasyon Programı Ait Akış Seması

3.3.11 Tam Toplayıcı Devresi Simülasyon programı tasarımı


Şekil 3.26 deki Tam toplayıcı devresine ait simülator tasarımı Şekil 3.27'deki akış şeması ile gerçekleştirildi. Aynı akış şeması ve tasarım tekniği kullanılarak birçok farklı kapının kullanıldığı devrelere ait simülasyon programları tasarlamak mümkündür. Birinci adımda devrede bulunacak kapılar tanımlanır, ikinci adımda girişlere verilen ilk değerin lojik 0 ya da 1 olduğu, hangi kapının girişine hangi kapının çıkışının geleceği belirtilerek kapılar arasındaki bağlantılar tanımlanır. Son adımda ise ekranda görülen devreye öğrenci giriş değerlerini lojik 0 ya da 1 olarak girer ve böylece her kapının ve işlemin tanımlı olduğu modül çalışır ve giriş değerlerine bağlı olarak ekranda sonuç lojik 0 için "siyah", lojik 1 için "kırmızı" şeklinde farklı renklerde görülür. Öğrenci devrede, her kapının çıkışındaki değişimi girişlerinin aldığı değere göre izleyebilmektedir. Bu devrede kullanılan çıkışlardaki eşitliklere ilişkin formüller şöyledir:

$$\text{Toplam} = (A \oplus B) \oplus C \quad \text{Elde} = A \cdot B + B \cdot C + A \cdot C$$

Burada iki yarım toplayıcı ard arda bağlanarak tam toplayıcı elde edilmiştir. Tam toplayıcı konusu EK-A'da Konu 8.1.2' de açıklanmaktadır.



Şekil 3.26 : Tam Toplayıcı devreye ait simülator



Sekil 3.27 : Tam Toplayıcı devreye ait simülasyon programı akış seması


3.3.12 İki Bitlik İki Sayıyı Karşılaştırma Devresi Simülasyon Programı

Karşılaştırıcı devreleri EK-A'da Konu 8.3'de öğrencinin öğreneceği şekilde hazırlanmıştır. Ancak öğrencinin bilgisinin uygulama ile kalıcı olması sağlanmaya çalışılmış, bu hedefe yönelik olarak "İki bitlik iki sayıyı karşılaştırıcı devre" simülatörü tasarlanmıştır. Şekil 3.28'de görülen karşılaştırıcı devre simülatörü Şekil 3.29' da ki akış şeması ile tasarlanmıştır. Bu devre çıkışında iki girişin eşit ya da birbirine göre büyük, küçük olmaları durumundaki eşitlikler aşağıda verilmiştir.


$$(A = B) = (A_0 \odot B_0) \cdot (A_1 \odot B_1)$$

$$(A > B) = \underline{A_0} \cdot \underline{B_1} \cdot \underline{B_0} + \underline{A_1} \cdot \underline{A_0} \cdot \underline{B_0} + \underline{A_1} \cdot \underline{B_1}$$

$$(A < B) = A_0 \cdot B_1 \cdot B_0 + A_1 \cdot A_0 \cdot B_0 + A_1 \cdot B_1 \quad \text{şeklinde formüle edilir.}$$



Şekil 3.28 : İki bitlik iki sayıyı karşılaştıran devreye ait simülatör



Sekil 3.29 : İki bitlik iki sayıyı karşılaştıran devreye ait simülasyon programı akış seması

3. 4 ANİMASYONLARIN TASARLANMASI

Tasarım aşamasında ilk olarak Macromedia Flash 4.0 programı ile hangi konularda animasyon hazırlanacağına karar verildi. Öğrencinin kolay kavrayabileceği, önbilgi sahibi olduğu tahmin edilen konularda, monotonluğu önlemek amacıyla animasyon hazırlamaya özen gösterildi. Animasyonların hazırlanması aşamasında alışık olunan programlama mantığı kullanılmamıştır. Buradaki mantık bir çizgi film oluşturma mantığıdır yani her karedeki görüntü ayrı ayrı tasarlanarak, bunlara hareket verilmiştir. Tasarım sırasında çizimler ve renklendirmeler yapılırken gözü yormaması hedeflendi. Bu nedenle mavi tonları ağırlıklı olarak kullanıldı. Akılda kalıcılığın artırılması için animasyona hareket kazandırıldı. Diğer yandan bunlar yapılırken de öğrenciye verilmek istenilen esas bilgilerin önüne geçilmemesine dikkat edildi.

Animasyon hazırlanan konular aşağıda sıralanmıştır.

1. Sayısal ve Analog Sinyal Kavramları
 - Analog Sinyal (EK-A Konu 1.2)
 - Sayısal Sinyal (EK-A Konu 1.2)
2. İkili Sayı Sistemindeki Sayının, Onlu Sayı Sistemindeki Karşılığının Bulunması (EK-A Konu 2.2.1)
3. Onlu Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması (EK-A Konu 2.2.2)
4. İkili Sayı Sisteminde Toplama İşlemi (EK-A Konu 2.3.1)
5. Gray Kodu (EK-A Konu 3.4)
6. ASCII Kodu (EK-A Konu 3.5)

BÖLÜM 4

SONUÇ VE ÖNERİLER

4.1 SONUÇ

Bu çalışmada ortaya konan, İnternet tabanlı ortamda yayınlanmaya hazır durumda, WEB Tabanlı Lojik Devreler Dersi eğitim materyalidir. Marmara Üniversitesi, Teknik Bilimler Meslek Yüksekokulu, Elektronik-Haberleşme-Biyomedikal Cihaz Teknolojisi programlarında okutulan, “ Dijital Devreler –1” dersine ait öğretim programı esas alınmıştır. Konu içerikleri bu öğretim programı temel alınarak oluşturulmuştur. Bölüm 2’de belirtilen WEB Tabanlı eğitim özellikleri ve planlaması aşamaları göz önüne alınarak bu eğitim materyali hazırlanmıştır. Macromedia Dreamweaver 3.0 ile oluşturulan toplam 76 adet WEB sayfasında, konular 8 ünite halinde hazırlanmıştır. Bu sayfalar EK- A’ da verilmiştir.

WEB sayfalarındaki konu anlatımları şekiller, tablolar ve bazıları da sesli anlatımlarla desteklenmiştir. Sesli anlatım dosyalarının sayısı toplam 9’dur. Konuların görselliğini artırmak ve akılda kalıcılığını kolaylaştırmak açısından Macromedia Flash 4.0 programı kullanılarak 7 adet animasyon eklenmiştir. Kodlayıcı konusu işlenirken öğrencilerle iletişimi arttırmak amacıyla bir deneyin yapılışını içeren, ayrıca deneyde kullanılacak bread board’ları ve setleri tanıtan sesli 2 film eklenmiştir.

Öğrencilerin konuları daha iyi kavrayabilmesi amacıyla 13 adet simülatör tasarlanmıştır. Bu simülatörler şunlardır:

1. VE Kapısı Simülatörü,
2. VEYA Kapısı Simülatörü,
3. DEĞİL Kapısı Simülatörü,
4. VE DEĞİL Kapısı Simülatörü,
5. VEYA DEĞİL Kapısı Simülatörü,
6. ÖZEL VEYA Kapısı Simülatörü,
7. Kombinasyonel Devre Simülatörü,
8. 2/4 Kod Çözücü Simülatörü,
9. 7 Parçalı Gösterge ve 7447 Kod Çözücü Simülatörü,
10. Yarım Toplayıcı Simülatörü,
11. Tam Toplayıcı Simülatörü,
12. İki Bitlik İki Sayıyı Karşılaştırma Simülatörü.

13. Veri Seçici – Veri Dağıtıcı Simülatörü

Yukarıda sıralanan simülatörlerin herbirinde öğrenci, bütün olası giriş değerlerini kendi isteği doğrultusunda devre girişine verebilecek, sonuçları devre çıkışında ve doğruluk tablolarında gözleyebilecektir. Bu işlemler sırasında öğrenci sonucu önceden kendisi bulmaya yönelerek, devreden çıkan sonuçla kendi tahminini kıyaslama ve dolayısıyla kendi bilgisini test etme şansına sahiptir. Böylece konu üzerinde daha çok yoğunlaşmaya yöneltilerek, öğrenme ve akılda kalıcılık olduğu kadar konu üzerindeki dikkat toplama süresinin arttırılması sağlanmış olur. Öğrencilerin kendilerini sınavabilecekleri 2 adet Doğru / Yanlış, 1 adet eşleştirmeli ve 6 adet çoktan seçmeli test sorusu Macromedia Course Builder programı kullanılarak hazırlandı. WEB tabanlı eğitimin planlanması ve organizasyonunu içeren sunum Microsoft Powerpoint 'le hazırlandı.

Konular eğitim yönünden de incelenerek WEB ortamına aktarılacaktır.

4.2 ÖNERİLER

Lojik Devreler 1 Dersi için geliştirilen bu WEB tabanlı eğitim materyali, Marmara Üniversitesi Teknik Bilimler Meslek Yüksekokulu'nda 2000-2001 öğretim yılı Bahar Döneminde Dijital Devreler 1 dersi alan Biyomedikal Cihaz Teknolojisi, Elektronik ve Haberleşme programı öğrencilerine yardımcı eğitim materyali olarak verilerek, öğrencilerden ve öğretim elemanlarından gelecek tepkiler ve öneriler değerlendirilerek, zaman içinde teknolojiye uygun olarak geliştirilebilir. YÖK onayıyla Uzaktan Öğretim Yönetmeliği çerçevesinde diğer meslek yüksek okullarına da İnternet üzerinden eğitim verilebilir. Bu tip WEB Tabanlı eğitim çalışmalarına ışık tutması açısından yararlı bir kaynak olabilir. Digital Devreler 1 dersinin devamı olan Dijital Devreler 2 dersi içinde böyle bir çalışma yapılması yararlı olacaktır. Böyle bir çalışma sırasında ortamdan bağımsız çalıştığı için Java programlama dilinin kullanılması tavsiye edilir. Ancak bu Java programlama dilinde görsel arayüz oluşturmanın zor olduğu hatırlatılmalıdır. Özellikle grafik tasarımlar pixel hesabına dayanmaktadır. Bunun yanısıra programın editörde yazılıp, Dos ortamında derlenip ancak bir browser ortamına aktarıldıktan sonra sonucunun görülmesi, hataların düzeltilmesi ve daha iyi bir yazılım elde edilmesi açısından süreyi oldukça uzatmaktadır. İyi bir Java programı yazılımı için ileriye dönük düşünülerek nesnelerin doğru seçilip oluşturulması ve bu işlem için bir yazılım grubu olması tavsiye edilir. Çünkü Java programlama dili, nesneler belirlendikten sonra her modülün ayrı bir programcı tarafından rahatlıkla oluşturulmasına izin verir ve bu da iyi bir takım çalışması ile daha profesyonel yazılımların ortaya çıkmasını sağlayacaktır.

KAYNAKLAR

- [1]. Tonta Yaşar, “Türkiye’de bilgi hizmetleri ve İnternet: Temel sorunlar ve politika geliştirme.”, Türk Kütüphaneciliği 11(3): 217-232, Eylül 1997, internet adresi: <http://yunus.hun.edu.tr/~tonta/yayinlar/biltop.htm> , erişim tarihi: 17.06.2000
- [2]. Maydays Frank, “What is ALN ?”, Asynchron Learning Networks, internet adresi: <http://www.aln.org/alnrweb/aln.htm> , erişim tarihi: 01.10.2000
- [3]. Tokman Leyla Yekdane, “Eğitim ve Öğretimde Uzaktan Erişim”, 5. Türkiye İnternet Konferansı, Ankara Üniversitesi, 19-21 Kasım1999
- [4]. “İstanbul Bilgi Üniversitesi Sanal Eğitim Raporu”, İstanbul Bilgi Üniversitesi, internet adresi: <http://www.ibun.edu.tr/vcd5/oemosos/rapor> , erişim tarihi: 22.04.2000
- [5]. “Bilişim Teknolojileri Sertifika Programı”,Orta Doğu Teknik Üniversitesi, internet adresi: <http://idea.metu.edu.tr/program/btsp/freetrial> , erişim tarihi: 15.06.2000
- [6]. “İnternet’te İstatistik Eğitimi: Alfa Sanal İstatistik Okulu”,Çukurova Üniversitesi, internet adresi: <http://alfa.cu.edu.tr> , erişim tarihi: 19.06.2000
- [7]. “Yüksek Öğretim Kurulu Enformatik Milli Komitesi WEB sayfası Tablo-2”,EMK, internet adresi:<http://euclid.ii.metu.edu.tr/EMK/tablo2.htm> , erişim tarihi: 12.09.2000
- [8]. ULRİCH Katherine, Flash 4.0,1.Baskı, Sistem Yayıncılık,2000
- [9]. Willis Barry, “Strategies for Teaching at a Distance”, Eric Digest,ED351008 Nov 92
- [10]. FLOYD L. T., Digital Fundamentals, 4.Baskı, Merrill Publishing Company, 1990
- [11]. TOCCI J. R., Digital Systems Principles & Applications, 5.Baskı, Prentice-Hall International, Inc., 1991
- [12]. ADAMSON T., Digital Systems,Logic and Applications,1. Baskı, Delmar Publishers Inc.,1989
- [13]. LIBES S., Digital Electronics Concepts & Applications, 1.Baskı,Buck Engineering Co. Inc., 1983
- [14]. ÇAMURCU Y., Dijital Elektronik, 1.Baskı, Ders Kitapları Anonim Şti.,1992
- [15]. HOLDSWORTH B., Digital Logic Design, 3.Baskı, Butterworth-Heinemann Ltd.,1993
- [16]. “Uzaktan Öğretim Yönetmeliği”, EMK, internet adresi: <http://euclid.ii.metu.edu.tr/EMK/> , erişim tarihi: 12.09.2000
- [17]. ÇOBAN T.Dr., Java 2 Programlama Kılavuzu, 1.Baskı, ALFA Basım Yayım Dağıtım San. Ve Tic. Ltd. Şti., Haziran 2000



EK- A

Eğerc:

Üniversitenizde açılmayan Lojik devreler-I dersinin kredisini online olarak tamamlamayı istiyorsanız,

"Çok yoğun bir hayat sürüyorum, bu arada okula gitmek için vakt bulamıyorum" diye hayflanıyorsunuz,

Kendi kendinize çalışıp öğrenmek istiyorsanız ve sorularınızı paylaşabileceğiniz bir rehber ihtiyacı duyuyorsanız,

SINIFINIZA HOŞGELDİRİZ!

DUYURULARI

ISO Browser de sıyrı daha çok kullanabilirsiniz [Download](#)

DERS HAKKINDA...

Lojik Devreler Dersi, 1 ve 2 olmak üzere iki dönemde zorunlu ders olarak verilir. 3 Kredilik Lojik Devreler I dersinin vize sınavı online, final sınavı ise klasik sistemle yapılacaktır. Akademik takvimde sınav tarihleri belirtilmiş olup, gerekli bilgiler DUYURULAR bölümünde size iletilecektir.

DERSİN İŞLENİŞİ...

INTERNET TABANLI EĞİTİM SUNUMU



DERSİN İŞLENİŞİ...

• **Akademik takvim** bölümünde konu başlıkları ve hangi tarihlerde sitede yayınlanmaya başlayacakları ile ilgili tablo bulunmaktadır. Belirtilen tarihlerde aktif olan konulara , daha ileriki tarihlerde de ulaşılabilir.

• **Konular** bölümünde ise içeriklere ulaşılacak başlıklar konulmuştur. Konu açıklamaları öncelikle örnekler, şekiller ve animasyonlarla desteklenmiştir. Konu sonlarında ödev verilmiştir.



2000 - 2001 ÖĞRETİM YILI AKADEMİK TAKVİMİ

1.Hafta	26 Şubat	Sayısal Elektronik Tarihi - Sayısal ve Analog Sinyal Kavramları - Onlu Sayı Sis.
2.Hafta	12 Mart	İkili Sayı Sistemi - İkili Sayı Sisteminde Aritmetik İşlemler
3.Hafta	19 Mart	Onaltılı Sayı Sistemi - Kodlar
4.Hafta	26 Mart	Doğruluk Tablosu - Lojik Kapılar
5.Hafta	2 Nisan	Tümleşik Devreler - Boolean Matematik
6.Hafta	9 Nisan	Karnough ile Lojik İfadelerin Sadeleştirilmesi
7.Hafta	16 Nisan	Kod Çözümler
8.Hafta	24 Nisan	Kodlayıcılar
9.Hafta	30 Nisan	Veri Seçiciler - Veri Dağıtıcılar
10.Hafta	7 Mayıs	Toplayıcılar - Çıkartıcılar
11.Hafta	14 Mayıs	VİZE (online)
12.Hafta	21 Mayıs	Karşılaştırıcılar
13.Hafta	28 Mayıs	Aritmetik Lojik Birimi (ALU)
14.Hafta	4 Haziran	FİNAL
15.Hafta	11 Haziran	BÜTÜNLEME

LİNKLER

ÜNİVERSİTELER	FİRMALAR
<u>Anadolu Üniversitesi</u>	<u>Analog Devices</u>
<u>Bilkent Üniversitesi</u>	<u>EEM</u>
<u>Boğaziçi Üniversitesi</u>	<u>Electronic Products</u>
<u>Ege Üniversitesi</u>	<u>IC Master</u>
<u>İstanbul Üniversitesi</u>	<u>National Semiconductor</u>
<u>İstanbul Teknik Üniversitesi</u>	<u>ST (Sgsthomson)</u>
<u>Orta Doğu Teknik Üniversitesi</u>	<u>Texas Instruments</u>
<u>Yıldız Teknik Üniversitesi</u>	<u>Intel</u>
	<u>Motorola</u>
YAYINEVLERİ	ARAMA MOTORLARI
<u>Seçkin Yayınevi</u>	
<u>Sistem Yayıncılık</u>	<u>Altavista</u>
<u>Macmillan Computer Publishing</u>	<u>Infoseek</u>
<u>(MCP)</u>	<u>Yahoo</u>
<u>Microsoft Press</u>	
<u>Prentice - Hall Publishing</u>	
<u>IEEE</u>	
EĞİTİM PROGRAMLARI	
<u>Bilişim Teknolojileri Sertifikası Programı</u>	
<u>Cisco Networking Academy Eğitim Programı</u>	

LOJİK DEVRELER - I DERSİ ÖĞRETİM PROGRAMI

ÜNİTE NO I : SAYISAL KAVRAMLAR

- 1.1 Sayısal Elektronik Tarihi
- 1.2 Sayısal - Analog Kavramları ve Sinyalleri

ÜNİTE NO II : SAYI SİSTEMLERİ

- 2.1 Onlu (Decimal) Sayı Sistemi
- 2.2 İkili (Binary) Sayı Sistemi
 - 2.2.1 İkili Sayı Sistemindeki Sayının, Onlu Sayı Sistemindeki Karşılığının Bulunması
 - 2.2.2 Onlu Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması
- 2.3 İkili Sayı Sisteminde Aritmetik İşlemler
 - 2.3.1 Toplama İşlemi
 - 2.3.2 Çıkarma İşlemi
 - 2.3.3 Çarpma İşlemi
 - 2.3.4 Bölme İşlemi
- 2.4 Onaltılı (Hexadecimal) Sayı Sistemi
 - 2.4.1 Onaltılı Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması
 - 2.4.2 İkili Sayı Sistemindeki Sayının, Onaltılı Sayı Sistemindeki Karşılığının Bulunması

ÜNİTE NO III : KODLAR

- 3.1 İkili Kodlanmış Onlu Sayı Kodu (BCD)
- 3.2 3-Fazlalıklı (Excess-3) Kodu
- 3.3 Hata Düzeltme (Parity) Kodu
- 3.4 Gray Kodu
- 3.5 ASCII Kodu

ÜNİTE NO IV : LOJİK İŞLEMLER VE KAPILAR

- 4.1 Doğruluk Tablosu
- 4.2 Lojik Kapılar
 - 4.2.1 Lojik Kapı Çeşitleri, Sembolleri ve Doğruluk Tabloları
 - 4.2.2 Lojik Devrelerin Tasarımı
 - 4.2.3 Lojik Devre Tasarımlarından Lojik İfadelerin Bulunması
- 4.3 Lojik Tümüleşik Devreler (Integrated Circuits)

ÜNİTE NO V : BOOLEAN MATEMATİĞİ

- 5.1 Boolean Matematiğin Esasları
- 5.2 Boolean Kuralları ve Teoremleri
- 5.3 De Morgan Teoremleri
- 5.4 Boolean Kuralları ve Teoremleri ile İşlem Basitleştirilmesi

ÜNİTE NO VI : LOJİK İFADELERİN SADELEŞTİRİLMESİ

6.1 Karnough Haritalarının Kuralları

6.2 Karnough Haritaları

- 6.2.1 İki Değişkenli Karnough Haritası
- 6.2.2 Üç Değişkenli Karnough Haritası
- 6.2.3 Dört Değişkenli Karnough Haritası

6.3 Karnough Haritaları ile Çeşitli Uygulamalar

ÜNİTE NO VII : BİLEŞİMSSEL (COMBINATIONAL) DEVRELER

7.1 Kod çözücüler (Decoder)

- 7.1.1 İki Girişli Kod Çözücü
- 7.1.2 BCD Kod Çözücü
- 7.1.3 İkili'den Onaltılı'ya Kod Çözücü
- 7.1.4 7 Parçalı Kod Çözücü

7.2 Kodlayıcı (Encoder)

- 7.2.1 Onludan İkiliye Kodlayıcı

7.3 Veri Seçiciler (Multiplexer)

- 7.3.1 2' den 1'e Veri Seçiciler
- 7.3.2 4' den 1'e Veri Seçiciler
- 7.3.3 8'den 1'e Veri Seçiciler

7.4 Veri Dağıtıcılar (Demultiplexer)

- 7.4.1 1'den 4'e Veri Dağıtıcılar
- 7.4.2 1'den 16'ya Veri Dağıtıcılar

ÜNİTE NO VIII : ARİTMETİK DEVRELER

8.1 Toplayıcılar

- 8.1.1 Yarım Toplayıcı
- 8.1.2 Tam Toplayıcı
- 8.1.3 4 Bit Paralel Toplayıcı

8.2 Çıkarıcılar

- 8.2.1 Yarım Çıkarıcı
- 8.2.2 Tam Çıkarıcı

8.3 Karşılaştırıcılar (Comparator)

- 8.4.1 Bir Bitlik İki Sayının Karşılaştırılması

8.4 Aritmetik Lojik Birimi (ALU)

ÜNİTE I - SAYISAL KAVRAMLAR

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Sayısal ve Analog kavramlarını örnekleyebilir,
- Sayısal ve Analog sistemler arasındaki temel farklılıkları açıklayabilir,
- Sayısal uygulamaların gelişim sürecini bilir.

1.1 SAYISAL ELEKTRONİK TARİHİ

- Alman asıllı Heinrich Geissler'in (1814-79) havasının çoğu alınmış cam tüb içine elektrik voltajı uyguladığında, korlaşma görmesi ile başlamak uygun olur.
- 1878 yılında ise İngiliz bilim adamı Sir William Crookes (1847-1919), deneyler sırasında tüb içinde akan akımın parçacıklardan oluştuğunu gördü.
- Thomas Edison (1847-1931), karbon filamanlı ampulü keşfetti. Ampulün içine küçük bir pozitif yüklü metal levha yerleştirdikten sonra, akımın filamandan levhaya doğru aktığını gözlemledi. Böylece digital devrelerde ve diğer elektronik devrelerde kullanılan yaniletken diyotların temeli atılmış oldu. 1900'lerin başına kadar vakum diyodu geliştirmek için İngiliz bilimci Sir John Fleming (1849-1945) çalıştı.
- Elektronik elemanların esas gelişimi ise, 1907 yılında Amerikalı Le De Forest'in (1873-1961) zayıf elektrik sinyalini yükselten bir elemanın patentini almasıyla başlar. Elektrik sinyalini yükselten vakum bir tüptür. Langmuir, Schottky ve Tellegen ile diğer birçok araştırmacının çalışmalarıyla fevkalade gelişmeler devam eder.
- 1947 yılında Bell Laboratuvar'larında Walter Brattain, John Bardeen ve William Shockley tarafından Transistör geliştirilerek, artık elektronik devrelerde tüplere yer kalmıyor ve Yaniletken Devri "Solid State" başlıyordu. Bu üç bilim adamı da Nobel ödülü ile onurlandırıldı.
- 1960'larda birçok transistörü, diyotu ve diğer komponentleri bünyesinde toplayabilen küçük yaniletken Entegre Devreler (IC) geliştiriliyordu. Entegre devre teknolojisi öyle büyük bir hızla
- Sonuç olarak; 1946'da Pensilvanya Üniversitesinde Amerikalı Matematikçi John Von Neumann tarafından geliştirilen, ilk sayısal bilgisayar ENIAC'ın (Elektronik -

ilerliyordu ki, kompleks devreleri bünyesinde toplayan çipler üreilmeye başlanmıřtı. 1970'lerde elektronikte yeni bir devrim yapılarak, mikroişlemciler geliştirildi. Artık dev bilgisayarların yerini, aritmetiksel-mantıksal ve kontrol işlemleri gerçekleřtiren küçük silisyum tek bir yonga alıyordu.

Numeric - Integral - And - Computer) yerini boyutları küçülen, maliyeti ucuzlayan ve o nisbette de işlem hacimleri artan günümüz bilgisayarları aldı.


Şekil 1.1 (Fareyi üzerine getiriniz.)

Şekil 1.2 (Fareyi üzerine getiriniz.)


Şekil 1.3 (Farenin sol tuşunu tıklayınız.)



Şekil 1.1 : Intel Pentium II İşlemcisi




Şekil 1.2 : Intel Pentium III İşlemcisi



Şekil 1.3 : a) Anakart



b) Intel 386 İşlemcisi




c) Entegre Soketleri

1.2 SAYISAL ve ANALOG SİNYAL KAVRAMLARI

Elektronik bilimini, sayısal elektronik ve analog elektronik şeklinde incelemek mümkündür. Bu da sayısal ve analog sinyal kavramlarının bilinmesini gerektirir.

Analog sinyal, analog devrelere ait olan ve yönü, şiddeti zamana göre değişen, ölçüldüğü andaki gerilim ve akım değerini ifade eden sinyallerdir.

Bir mikrofon çıkışındaki ses sinyali, Analog Sinyaldir. Bir elektrik sobasının herhangi bir anda şebekeden çektiği akım da, analog sinyale örnek olarak verilebilir.




Animasyon 1.1 : Analog sinyal örneği

Sayısal devreler ise sadece kendilerini aktif hale getirebilecek değerdeki sinyalin varlığına cevap verirler, aksi takdirde çalışmazlar. Sayısal devreyi çalıştıracak miktardaki elektrik sinyalinin varlığı 1, yokluğu ise 0 ile ifade edilir. Bir lamba devresinde lamba yanmıyorsa 1, yanmıyorsa 0 gibi...

Sayısal sinyal, sayısal devrelerde gerilim ve akım değeri bildirmeden, sadece sinyalin varlığını ya da yokluğunu 1 ve 0 değerleri ile ifade eden sinyallerdir.

Bilgisayarlar sayısal makinalardır ve içlerindeki elektronik devreler, sayısal sinyallerle çalışır.



Animasyon 1.2 : +5V ve -5V arasındaki sayısal sinyal örneği



ÜNİTE II - SAYI SİSTEMLERİ

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Sayısal elektroniğin temeli olan lojik devreler üzerinde uygulama yapabilmek için, sayı sistemleri hakkında aşağıda sunulan temel bilgileri bilmesi gerektiğini kavrar ve bu konudaki eksikliklerini giderir.
- Onlu, İkili, Onaltılı sayı sistemlerinin rakamlarını bilir.
- Bu sayı sistemlerinin birbirlerine dönüşümlerini örnekleyebilir.
- İkili sayı sisteminde dört işlemi doğru olarak gerçekleştirebilir.
- İkili sayı sisteminde tamamlayıcılarla toplama işlemi yapabilir.
- Ondalıklı formda bulunan sayılar üzerinde de tüm bu maddelenen işlemleri gerçekleştirebilir.

2.1 ONLU (DECIMAL) SAYI SİSTEMİ

İnsan anatomisi karakterize edildiğinde, her iki elinde toplam on parmak olduğu ve sayma temelini bu doğasından kaynaklanan 10 sayısının üzerine kurduğu gözlenir.

Bir miktarı tanımlamakla özdeşleştirilen sayıları, simgeleyebilmemiz için; 0-1-2-3-4-5-6-7-8-9 rakamları temel alınmıştır.

Bu on rakamı belirli bir kurala göre dizerek, farklı değerlerde yeni sayılar simgelemenin limiti yoktur.

Peki ama bu rakamların yanyana yazılmasındaki değer belirleyici kural nedir?


Rakamlar yanyana yazıldığında, sağdan sola doğru her rakamın değeri

"basamak ağırlığı" ile anlam kazanmaktadır.

ÖRNEK 1:

Rakamlar: 2 - 3

Sayı: 23



I basamak ağırlığı = $10^0 = 1$ (Birler basamağı)

II basamak ağırlığı = $10^1 = 10$ (Onlar basamağı)

$$23 = 2 \times 10^1 + 3 \times 10^0$$

Dikkat 1: Basamak değeri onlu sayı sisteminde, 10 üzeri şeklinde belirlenmektedir.

Dikkat 2: Ondalıklı sayılarda virgülden önce sağdan sola gidildikçe, virgülden sonra ise soldan sağa doğru (-) yönde basamak değeri artmaktadır.

ÖRNEK 2:

SAYI: $(759,1624)_{10}$


$$759,1624 = 7 \times 10^2 + 5 \times 10^1 + 9 \times 10^0 + 1 \times 10^{-1} + 6 \times 10^{-2} + 2 \times 10^{-3} + 4 \times 10^{-4}$$

2.2 İKİLİ (BINARY) SAYI SİSTEMİ

Basamak ağırlığı " 2 " üzerine kurulan bu sayı sistemi, lojik devrelerin çalışma temelini oluşturmaktadır. Bu sistemde kullanılan rakamlar 0 ve 1 dir.

ÖRNEK 1:

Rakamlar:



2.2.1 İkili sayı sistemindeki sayının, onlu sayı sistemindeki karşılığının bulunması...

ÖRNEK 2:

$$\begin{aligned} (1100)_2 &= 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 0 \times 2^0 \\ &= 1 \times 8 + 1 \times 4 + 0 + 0 \\ &= (12)_{10} \end{aligned}$$

ÖRNEK 3:

$$\begin{aligned} (0,11)_2 &= 0 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} \\ &= 0 + 0,5 + 0,25 \\ &= (0,75)_{10} \end{aligned}$$

Dikkat 3: Virgülden sonraki kısım 2^{-1} den başlayarak çarpılmaya devam eder.

$$(10011)_2 = 1 \cdot 2^4 + 0 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0$$

Animasyon 2.1 : İkili düzendeki sayının onlu düzendeki karşılığının bulunması

2.2.2 Onlu sayı sistemindeki sayının, ikili sayı sistemindeki karşılığının bulunması...

Onlu sayı sistemindeki sayı 2 'ye bölünür ve kalan hanesindeki sayılar bulunur. En son bulunan kalan hanesindeki sayı, en büyük değerlikli (MSD) ve ilk bulunan sayı ise en küçük değerlikli sayı (LSD) olacak şekilde yanyana yazılması sonunda ikili sayı sistemindeki karşılığı bulunur.

Ondalık kısım ise sonuç 0 olana dek, 2 ile çarpılır ve çıkan sonuçta tam kısmı alarak işlem devam ettirilir. Bulunan değerler virgülden sonra buldukları sıra ile yazılırlar.

ÖRNEK 4:

$$(67)_{10} = (?)_2$$

	Bölüm		Kalan		
$67 / 2 =$	33	+	1	→	En küçük değerlikli rakam
$33 / 2 =$	16	+	1	↑	
$16 / 2 =$	8	+	0		
$8 / 2 =$	4	+	0		(yazım yönü)
$4 / 2 =$	2	+	0		
$2 / 2 =$	1	+	0		
$1 / 2 =$	0	+	1	→	En büyük değerlikli rakam

SONUÇ : $(1000011)_2$

ÖRNEK 5:

$$(43,75)_{10} = (?)_2$$

Tam kısım için;

	Bölüm	Kalan	
$43/2 =$	$21 +$	$1 \rightarrow$	En küçük değerlikli rakam (yazım yönü) \rightarrow $(101011)_2$
$21/2 =$	$10 +$	1	
$10/2 =$	$5 +$	0	
$5/2 =$	$2 +$	1	
$2/1 =$	$1 +$	0	
$1/2 =$	$0 +$	$1 \rightarrow$	En büyük değerlikli rakam

Ondalık kısım için;

$$0,75 \times 2 = 1,5$$



1

(Virgülden sonra yazım yönü)


$$0,5 \times 2 = 1,00$$



1

~~0,00~~ (İşlem tamam)

SONUÇ : $(101011,11)_2$



Animasyon 2.2 : Onlu düzendeki sayının, ikili düzendeki karşılığının bulunması

2.3 İKİLİ SAYI SİSTEMİNDE ARİTMETİK İŞLEMLER

2.3.1 TOPLAMA İŞLEMİ

İkili sayılarla toplama işlemi, onluk sayı sistemindeki toplamada kullanılan yöntemle gerçekleştirilir. Daha az kuralı olduğundan daha basittir.

<u>İŞLEM</u>	<u>SONUÇ</u>	<u>ELDE(C)</u>
0 + 0	0	0
0 + 1	1	0
1 + 0	1	0
1 + 1	1	1

ÖRNEK 1 :

$$(011)_2 + (110)_2 = (?)_2$$


$$\begin{array}{r} \textcircled{1} \text{ Elde} \\ \begin{array}{r} 011 \\ 110 \\ + \\ \hline \end{array} \longrightarrow \begin{array}{r} 3 \\ 6 \\ + \\ \hline \end{array} \\ (1001)_2 \longrightarrow (9)_{10} \end{array}$$

İkiden fazla ikili sayının, toplama işleminin gerçekleştirilmesi için, ilk iki sayının toplamıyla üçüncü sayı toplanır ve bu böyle devam eder. Aslında sayısal devreler aynı anda ikiden fazla işlem gerçekleştiremezler.

ÖRNEK 2 :

5s. 4s. 3s. 2s. 1s.

$$\begin{array}{r} \begin{array}{cccccc} 1 & 1 & 1 & 1 & & \\ \leftarrow & \leftarrow & \leftarrow & \leftarrow & & \\ 1 & 1 & 1 & 1 & 1 & \\ 0 & 1 & 1 & 0 & 1 & \\ + & & & & & \\ \hline \end{array} \\ (101100)_2 \end{array}$$



Animasyon 2.3 : İkili sayı sisteminde toplama işlemi

2.3.2 ÇIKARMA İŞLEMİ

İkili sayı sisteminde çıkarma işlemi yapılırken aşağıdaki tablodan yararlanılabilir.

<u>İŞLEM</u>	<u>SONUÇ</u>	<u>BORÇ</u>
0-0	0	0
0-1	1	1
1-0	1	0
1-1	0	0

ÖRNEK 1 :

$$\begin{array}{r}
 10000 \longrightarrow 16 \\
 1101 \longrightarrow 13 \\
 \hline
 (00011)_2 \longrightarrow (3)_{10}
 \end{array}$$

ÖRNEK 2 :

$$\begin{array}{r}
 111\ 0011\ 1101 \longrightarrow 1853 \\
 101\ 1101\ 1101 \longrightarrow 1501 \\
 \hline
 (001\ 0110\ 0000)_2 \longrightarrow (352)_{10}
 \end{array}$$

ÖRNEK 3 :

$$\begin{array}{r}
 11\ 0010\ 0001 \longrightarrow 801 \\
 1\ 0001\ 0010 \longrightarrow 274 \\
 \hline
 (1\ 0000\ 1111)_2 \longrightarrow (527)_{10}
 \end{array}$$


2.3.3 ÇARPMA İŞLEMİ

İkili sayı sistemindeki çarpma işleminin prensibi, onlu sayı sistemindekinden farklıdır.

İŞLEM	SONUÇ
0 x 0	0
0 x 1	0
1 x 0	0
1 x 1	1

ÖRNEK 1 :

$$\begin{array}{r}
 1111 \\
 1111 \\
 \times \quad 1111 \\
 \hline
 1111 \\
 1111 \\
 1111 \\
 1111 \\
 + \quad 1111 \\
 \hline
 11100001
 \end{array}$$



C: Elde Biti

s: Sütun numarası

Üstteki çarpma işlemine ait olan toplama işleminin yapılışı, aşağıda görülmektedir.

2.3.4 BÖLME İŞLEMİ

İkili sayı sisteminde bölme işlemi için aşağıdaki örnekleri inceleyiniz.

ÖRNEK 1 :

$$\begin{array}{r} 1111 \quad | \quad 11 \\ \underline{11} \quad | \quad 101 \\ 0011 \\ \quad 11 \\ \underline{\quad} \\ \quad 00 \end{array}$$

ÖRNEK 2 :

$$\begin{array}{r} 11001 \quad | \quad 101 \\ \underline{101} \quad | \quad 101 \\ 00101 \\ \quad 101 \\ \underline{\quad} \\ \quad 000 \end{array}$$

2.4 ONALTILI (Hexadecimal) SAYI SİSTEMİ

Tabanı 16 olan bu sayı sisteminin rakamları 0-1-2-3-4-5-6-7-8-9-A-B-C-D-E-F şeklindedir.

Örneğin; aşağıdaki tabloda da görüldüğü gibi, onaltılı sayı sistemindeki C sayısının, ikili sayı sistemindeki karşılığı 1101 ve onlu sayı sistemindeki karşılığı ise 13'tür.

Tablo 2.1 : Onaltılı Sayı Sistemi Tablosu

Onaltılı Sayı	İkili Sayı	Onlu Sayı
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
A	1010	10
B	1011	11
C	1100	12
D	1101	13
E	1110	14
F	1111	15

ÖRNEK 1 : (A83F1)₁₆ sayısı, onaltılı sayı sisteminde yazılmış sayılara örnektir.

2.4.1 Onaltılı Sayı Sistemindeki Sayının, İkili Sayı Sistemindeki Karşılığının Bulunması...

Onaltılı sayı ikili sayıya çevrilirken, her onaltılı sayının ikili sayı sistemindeki dört digitlik karşılığı yazılır.

ÖRNEK 2:

$$(6E88)_{16} = (?)_2$$

$$6 \longrightarrow 0110 \quad E \longrightarrow 1110 \quad 8 \longrightarrow 1000 \quad 8 \longrightarrow 1000$$

$$\text{Sonuç : } (0110111010001000)_2$$

Dikkat 5: E sayısının onlu sistemdeki karşılığı 14 olduğuna göre, ikili sayı istemindeki karşılığı 1110 dir.

2.4.2 İkili Sayı Sistemindeki Sayının, Onaltılı Sayı Sistemindeki Karşılığının Bulunması...

İkili sayı onaltılı sayıya çevrilirken, sağdan başlayarak sola doğru dörder dörder gruplandırılır. Böylece her grubun onaltılı sayı sistemindeki karşılığı bulunur.

ÖRNEK 3 :

$$(11101010001)_2 = (?)_{16}$$



Dikkat 6: Burada sola "0" eklenerek, digit sayısı dörde tamamlanmıştır.

Bu işlemleri Hesap Makinası ile yapabilirsiniz.

ÜNİTE III - KODLAR

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- BCD, 3- İlave, Hata düzeltme, Gray ve ASCII kodlarının tanımını yapar ve bu kodları nerede kullanabileceğini söyler.

3.1 İKİLİ KODLANMIŞ ONLU SAYI KODU (BCD)

Binary Coded Desimal yani ikili sayı sisteminde kodlanmış onlu sistem anlamındadır.

Tablo 3.1' de görüldüğü gibi, onlu sayı sisteminde 9'a kadar olan sayıların BCD karşılıkları 4 hanelidir. 9'un BCD karşılığının 1001 olması gibi...

Ancak 10 sayısının BCD karşılığının 0001 0000 olup, her basamağın 4 haneli yazıldığı görülmektedir.

Tablo 3.1 : BCD Kod Tablosu

Onlu Sayılar	İkili Sayı	BCD Kodu	BCD Kodu	
0	0000	0000		
1	0001	0001		
2	0010	0010		
3	0011	0011		
4	0100	0100		
5	0101	0101		
6	0110	0110		
7	0111	0111		
8	1000	1000		
9	1001	1001		
10	1010	4 Bit ile	0001	0000
11	1011	ifade	0001	0001
12	1100	edilemez.	0001	0010
.	.		.	.
.	.		.	.
.	.		.	.

ÖRNEK 1:

547 sayısının, BCD kodunu bulunuz.

5 4 7

Sonuç: 010101000111

0101 0100 0111

Görüldüğü gibi her basamaktaki sayının ikili karşılığı yazıldığında, sayı BCD şeklinde kodlanmış olur.

ÖRNEK 2:

1982 sayısının BCD kod karşılığı:

1 9 8 2

0001 1001 1000 0010

Sonuç: 0001100110000010

3.2 3 - FAZLALIKLI (Excess-3) KODU

BCD kodlu ikili sayı, 3- Fazlalıklı kodu ile ifade edilmek istenirse, bu sayıya $(3)_{10}$ 'ün ikili sayı sistemindeki karşılığı olan $(0011)_2$ ilave edilmelidir.

ÖRNEK 1: $(8)_{10} = (1000)_2$ sayısını 3- ilave kodu ile gösterelim.

1000 Kodlanacak Sayı

+ 0011 Kodlama Sayısı

1011 Kodlanmış Sayı

Tablo 3.2 : 3-Fazlalıklı Kod Sistemi

Onlu Sayılar	BCD Kodlu Sayılar	Excess-3 Kodlu Sayılar
0	0000	0011
1	0001	0100
2	0010	0101
3	0011	0110
4	0100	0111
5	0101	1000
6	0110	1001
7	0111	1010
8	1000	1011
9	1001	1100

Düzeltilme Kuralı :

Eğer 3- Fazlalıklı kod ile kodlanmış iki sayı toplama işlemine tabi tutulacaksa ;
Toplama işlemi sonunda, eğer elde biti meydana gelmezse, doğru sonuca ulaşmak için (0011)₂ sayısının çıkarılması,

Eğer işlem sonunda, elde biti oluşuyorsa, elde bitininde 4 haneli yazılması ve her 4 bitlik sayı grubuna (0011)₂ sayısının ilave edilmesi ile doğru sonuca ulaşmak mümkündür.

ÖRNEK 2: (1)₁₀ ve (7)₁₀ sayılarının 3-Fazlalıklı kod karşılıklarının toplamını hesaplayınız.

$$\begin{array}{r} 1 \\ + 7 \\ \hline 8 \end{array} \quad \begin{array}{l} 0001+0011 = 0100 \text{ (Kodlanmış hali)} \\ 0111+0011 = 1010 \quad * \\ 1000+0011 = \underline{1011} \quad * \end{array}$$

$$\begin{array}{r} 0100 \\ + 1010 \\ \hline 1110 \end{array} \quad \begin{array}{l} \text{Elde olmadığı için } (0011)_2 \\ \text{sayısı çıkarılır.} \end{array}$$

$$\begin{array}{r} 1110 \\ - 0011 \\ \hline \text{Sonuç: } \underline{1011} \end{array}$$

ÖDEV : $(8)_{10}$ ve $(6)_{10}$ sayılarının 3-Fazlıklı kod karşılıklarının toplamını hesaplayınız.

Çözüm :

$$\begin{array}{r} 8 \quad 1000+0011=1011 \\ + 6 \quad 0110+0011=1001 \\ \hline 14 \end{array}$$

10100


↓ ↓

$$\begin{array}{r} 0001 \quad 0100 \\ + 0011 \quad 0011 \\ \hline 0100 \quad 0111 \end{array} \rightarrow (14)_{10} \text{ 'ın 3-FAZLIKLIL KODLU HALİ}$$

3.3 HATA DÜZELTME (PARITY) KODU

Hata sezici, düzeltici kodlardır. Bilgisayar dilinde en küçük bilgi 0 ve 1 ile ifade edilir. "0" elektrik sinyalinin yokluğunu, "1" ise varlığını temsil eder. Böylece bilgi aktarımı sağlanır. Bu en küçük bilgiye "Bit" adı verilmiştir. Ancak 0 ya da 1 bizim kullandığımız alfabetik ya da sayısal bilgilerin tamamını temsil etmek için yetersiz kalır. Buradan yola çıkılarak 0 ve 1 ile bir kod sistemi oluşturulduğunda (ikili sayı sistemi) görülmüş ki en az 8 bit ile bir sayısal / alfasayısal bilgi ifade edilebiliyor. Bu 8 bite ise "Byte" adı verilmiştir.

Örneğin;



İki türlü parity kodlaması vardır:

- 1) Tek pariteli kodlama: Parity biti dahil olmak üzere kod sözcüğünde bulunan 1'lerin sayısı tek ise, tek parity ile kodlamadır.
- 2) Çift pariteli kodlama: Parity biti dahil olmak üzere kod sözcüğünde bulunan 1'lerin sayısı çift ise çift parity ile kodlamadır.

Tablo 3.3 : Parity Kodlaması

Onlu Sayı	BCD	Tek parity BCD	Çift parity BCD
0	0000	0000 1	0000 0
1	0001	0001 0	0001 1
2	0010	0010 0	0010 1
3	0011	0011 1	0011 0
4	0100	0100 0	0100 1
5	0101	0101 1	0101 0
6	0110	0110 1	0110 0
7	0111	0111 0	0111 1
8	1000	1000 0	1000 1
9	1001	1001 1	1001 0

Örneğin Tek Parity Biti ile:

1	0	1	1	1	0	1	0	1
2	0	0	0	0	1	0	1	1
3	1	0	0	0	1	1	1	1
4	0	1	1	0	1	1	1	0
5	0	0	1	1	1	1	0	1
6	0	1	0	1	1	1	1	1
7	1	1	1	1	0	0	0	1
8	1	1	1	1	1	0	1	0

"Hatalı"
"0" olmalıydı.


Burada en son hane'deki parity bitleri de göz önüne alınarak, yatay ve dikey kolonlar incelendiğinde, kırmızı çizgiyle belirlenmiş satır ve sütunlarda hatanın olduğu ve hatalı bitinde kolonların kesiştiği yerde çerçeve içinde olduğu görülmektedir.

3.4 GRAY KODU

Bu kod sisteminde, bir sayıdan diğer bir sayıya geçerken sadece bir hanede değişiklik olur.

Tablo 3.4 : Gray Kod Tablosu

Onlu	İkili	Gray Kod
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000




- Gray kod hanesindeki ilk 1 bitine kadar olan kısım, İkili kod hanesine aynen yazılır. Daha sonra ise; sıra ile her bit ikili hanesine yazılan son bit ile toplanıp, çıkan her yeni sonuç İkili kodu hanesine ilave edilir. Elde biti gözönüne alınmaz.



Animasyon 3.1 : Gray Kodundan Binary Koda Dönüşüm

- İkili'den Gray koduna geçiş yaparken ise, ilk bit gray kodu hanesine aynen yazılır. İlk bittten başlamak üzere sıra ile ikili hanesindeki bitler yanyana toplanıp, çıkan her yeni sonuç gray kodu hanesine ilave edilir.




3.5 ASCII (American Standart Code of Information Interchange) KODU

Sesli anlatım için [tıklayınız...](#)

Bilgisayarın klavyesinde bulunan 255 karakterin, sayısal ifadelerle işlem yapan bilgisayar tarafından anlaşılması için, 0'dan 255'e kadar ki her bir sayı değeri karşılığına bir karakter (harf, sayı veya herhangi bir sembol) gelir.

Örneğin; Klavyeden "A" karakterini tuşladığımız zaman bunun ASCII karşılığı olan 65 sayısının ikili değeri ile bilgisayar işlem yapacaktır. 65 sayısının ikili karşılığı ise 01000001'dir. Bir ASCII kodun uzunluğu 1byte'tır.

KLAVYEDEN GİRİLEN BİR KARAKTERİN ÖYKÜSÜ



Animasyon 3.2 : ASCII Kod Örneği

Tablo 3.5 : ASCII KODLAR

Dec Hx Oct Char	Dec Hx Oct Char	Dec Hx Oct Char	Dec Hx Oct Char
0 0 000 NUL (nul)	32 20 040 SPACE	64 40 100 @	96 60 140
1 1 001 SOH (start of heading)	33 21 041 !	65 41 101 A	97 61 141 a
2 2 002 STX (start of text)	34 22 042 "	66 42 102 B	98 62 142 b
3 3 003 ETX (end of text)	35 23 043 #	67 43 103 C	99 63 143 c
4 4 004 EOT (end of transmission)	36 24 044 \$	68 44 104 D	100 64 144 d
5 5 005 ENQ (enquiry)	37 25 045 %	69 45 105 E	101 65 145 e
6 6 006 ACK (acknowledge)	38 26 046 &	70 46 106 F	102 66 146 f
7 7 007 BEL (bell)	39 27 047 '	71 47 107 G	103 67 147 g
8 8 010 BS (backspace)	40 28 050 (72 48 110 H	104 68 150 h
9 9 011 TAB (horizontal tab)	41 29 051)	73 49 111 I	105 69 151 i
10 A 012 LF (NL line feed, new line)	42 2A 052 *	74 4A 112 J	106 6A 152 j
11 B 013 VT (vertical tab)	43 2B 053 +	75 4B 113 K	107 6B 153 k
12 C 014 FF (NP form feed, new page)	44 2C 054 ,	76 4C 114 L	108 6C 154 l
13 D 015 CR (carriage return)	45 2D 055 -	77 4D 115 M	109 6D 155 m
14 E 016 SO (shift out)	46 2E 056 .	78 4E 116 N	110 6E 156 n
15 F 017 SI (shift in)	47 2F 057 /	79 4F 117 O	111 6F 157 o
16 10 020 DLE (data link escape)	48 30 060 0	80 50 120 P	112 70 160 p
17 11 021 DC1 (device control 1)	49 31 061 1	81 51 121 Q	113 71 161 q
18 12 022 DC2 (device control 2)	50 32 062 2	82 52 122 R	114 72 162 r
19 13 023 DC3 (device control 3)	51 33 063 3	83 53 123 S	115 73 163 s
20 14 024 DC4 (device control 4)	52 34 064 4	84 54 124 T	116 74 164 t
21 15 025 NAK (negative acknowledge)	53 35 065 5	85 55 125 U	117 75 165 u
22 16 026 SYN (synchronous idle)	54 36 066 6	86 56 126 V	118 76 166 v
23 17 027 ETB (end of trans. block)	55 37 067 7	87 57 127 W	119 77 167 w
24 18 030 CAN (cancel)	56 38 070 8	88 58 130 X	120 78 170 x
25 19 031 EM (end of medium)	57 39 071 9	89 59 131 Y	121 79 171 y
26 1A 032 SUB (substitute)	58 3A 072 :	90 5A 132 Z	122 7A 172 z
27 1B 033 ESC (escape)	59 3B 073 ;	91 5B 133 [123 7B 173 {
28 1C 034 FS (file separator)	60 3C 074 <	92 5C 134 \	124 7C 174
29 1D 035 GS (group separator)	61 3D 075 =	93 5D 135]	125 7D 175 }
30 1E 036 RS (record separator)	62 3E 076 >	94 5E 136 ^	126 7E 176 ~
31 1F 037 US (unit separator)	63 3F 077 ?	95 5F 137 _	127 7F 177 DEL

Tablo 3.6 : Genişletilmiş ASCII Kod Tablosu

128	Ç	144	È	160	è	176	☒	193	⊥	209	ƒ	225	ß	241	±
129	ú	145	é	161	í	177	☓	194	⊥	210	ƒ	226	Γ	242	≥
130	ê	146	Ê	162	ô	178	■	195	⊥	211	ℓ	227	κ	243	≤
131	ë	147	ë	163	ù	179		196	—	212	ℓ	228	Σ	244	∫
132	ä	148	ö	164	â	180	†	197	+	213	ƒ	229	σ	245	∫
133	å	149	ö	165	Ñ	181	‡	198	†	214	ƒ	230	μ	246	+
134	æ	150	ù	166	°	182	‡	199	†	215	‡	231	τ	247	±
135	ç	151	ú	167	°	183	¶	200	ℓ	216	‡	232	φ	248	°
136	è	152	—	168	ê	184	¶	201	ƒ	217	‡	233	⊙	249	·
137	é	153	Ö	169	—	185	‡	202	⊥	218	ƒ	234	⊙	250	·
138	ê	154	Û	170	—	186	‡	203	ƒ	219	■	235	ö	251	√
139	í	156	È	171	¼	187	¶	204	‡	220	■	236	ö	252	—
140	î	157	Ê	172	½	188	‡	205	—	221	‡	237	φ	253	·
141	ï	158	—	173		189	‡	206	‡	222	‡	238	e	254	■
142	Ä	159	ƒ	174	«	190	‡	207	⊥	223	■	239	∩	255	
143	Å	192	ℓ	175	»	191	¶	208	⊥	224	α	240	≡		

ÜNİTE IV - LOJİK İŞLEMLER VE KAPILAR

Amaçlar :

Bu ünitadaki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Doğruluk tablosunu gerçekleştirmeyi öğrenir.
- Lojik kapıların sembollerini ve fonksiyonlarını bilir.
- Basit lojik devre tasarımları yapar.

4.1 DOĞRULUK TABLOSU

Lojik devrenin girişindeki değişken sayısına bağlı olarak oluşabilecek durumların ve çıktısındaki etkilerinin yansıtıldığı bir tablolama sistemidir.

- Devrenin girişindeki değişken sayısı tesbit edilir.
- Değişkenlere bağlı olarak, devre girişinde oluşacak durum sayısı hesaplanır.
 n : değişken sayısı Durum sayısı = 2^n formülü ile hesaplanır.
Örneğin sadece A değişkeni varsa; Durum sayısı=2 Durum sayısı =2
- Değişkene ait durumlar tabloya işlenir.

A değişkenine ait 2 durumun işlendiği doğruluk tablosu;

Tablo 4.1 : Doğruluk Tablosu (1Giriş/ 1Çıkış)

A	F
0	
1	

- Giriş durumlarından hangileri aktif olacaksa, o girişlere ait çıkışlar tabloda "1" yapılır. Burada çıkış fonksiyonu F olarak adlandırılmıştır.

ÖRNEK 1: A,B,C anahtarlarından akım geçmediği durumlara 0, akım geçtiği durumlara 1 diyelim. Bu anahtarların kapalı veya açık durumu söz konusu olduğundan A,B,C değişkendir ve 0 ile 1 değerlerini alabilecektir. Yerine getirilmesi gereken F fonksiyonu, A,B,C değişkenlerinin değişmesine göre L lambasının yanmasıdır. Burada A,B,C anahtarlarının 0,1 olarak değişimine göre 8 değişik durum ortaya çıkar. Bu 8 durumu aşağıdaki gibi bir tablo ile gösterebiliriz. $2^3 = 8$

Tablo 4.2 : Doğruluk Tablosu (2 Giriş/ 1Çıkış)

A	B	C
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Yerine getirilmesi gereken fonksiyon L lambasının yanması olduğuna göre; A,B,C değişkenlerinin hangi konumlarında, L lambası yanacaktır. Yukarıdaki değişken tablosuna F fonksiyonuna ait kolonuda eklemek gerekecektir. Lambanın yanması istenen durumlar 1, istenmeyen durumlar 0 olarak işlenecektir. Bu tablodan L lambasının yandığı $F = 1$ durumlarını A,B,C değişkeni cinsinden yazalım.

Tablo 4.3 : Doğruluk Tablosu (3 Giriş/ 1Çıkış)

A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

$$F = A'B'C' + A'BC + AB'C + ABC'$$

Bu ifadeye Boole cebri ifadesi denir. Böylece yerine getirilmesi istenilen F fonksiyonunu A,B,C değişkeni cinsinden yazmakla F fonksiyonu Boole cebri ifadesini yazdık. (Boole cebriinde satır boyunca değişkenler çarpılır, satırdan satıra geçerken ifadeler toplanır).

4.2 LOJİK KAPILAR

4.2.1 Lojik Kapı Çeşitleri, Sembolleri Ve Doğruluk Tabloları

Yarı iletken teknolojisinin gelişmesiyle, basitliği, az yer işgal etmesi, ucuzluğu ve elektrik enerjisi sarfiyatının az olması nedeniyle devre tasarımlarında tümleşik (entegre) devreler tercih edilmeye başlamıştır.

Lojik yani mantık devreleri dersinin temelinde yatan; Aşağıda tanımlanan kapıların sayısal sinyalin varlığını ya da yokluğunu algılayarak nasıl bir işlem yaptığını kavramakta yatmaktadır. Böylece çeşitli amaçlara yönelik olarak, kolay, ucuz, hızlı ve ebat olarak küçük , lojik devre tasarımı ile ihtiyaca cevap vermek mümkün olmaktadır.

4.2.1.1 VE (AND) Kapısı

Sembolü :




VE kapısının tüm girişleri "1" ise, çıkışı "1" olur.Çıkışlardan en az birisinin "0" olması durumunda çıkış "0" konumunda olur.

VE işlemi \wedge ile ya da (\cdot) işaretleri ile sembolize edilir. $Q = A \cdot B$ ya da $Q = A \wedge B$



Tablo 4.4: VE Kapısı Doğruluk Tablosu

A	B	$A \cdot B = Q$
0	0	0
0	1	0
1	0	0
1	1	1





Şekil 4.1 : 7408-İki giriqli VE kapısının ayak bağlantısı

VE KAPISI




7408 Dörtlü 2 Giriş 1 Çıkış Entegresi



4.1 : VE KAPISI SİMÜLATÖRÜ

4.2.1.2 VEYA (OR) Kapısı

Sembolü :




VEYA kapısının en az bir girişi ya da birden fazla girişi "1" ise çıkışı da "1" dir. Ancak tüm girişler "0" ise çıkış "0" olacaktır.

VEYA işlemi (+) ya da V ile ifade edilir. $Q = A + B$ ya da $Q = A \vee B$. Tablo 4.5 de iki girişli VEYA kapısının doğruluk tablosu görülmektedir. Şekil 4.2 de ise 7432 iki girişli VEYA kapısı tümleşik devresinin ayak bağlantısı görülmektedir.

Tablo 4.5 : İki Girişli VEYA Kapısı Doğruluk Tablosu

A	B	A+B=Q
0	0	0
0	1	1
1	0	1
1	1	1



Şekil 4.2 : 7432-İki girişli VEYA kapısının ayak bağlantısı




A	B	F
0	0	1
0	1	1
1	0	1
1	1	1

A ve B girişleri, F ise çıkışı temsil etmektedir. Giriş kutularını üzerinde fareyi tıklayarak değer veriniz.

4.2 : VEYA KAPISI SİMÜLATÖRÜ

4.2.1.3 DEĞİL (NOT) Kapısı


Sembolü :



Tersleyici de denilen bu kapı, tablodan da anlaşılacağı gibi giriş 1 olduğunda çıkışı 0 yapmaktadır. Ya da bunun tam tersi söz konusudur. A değişkeninin değili, A yada A' şeklinde gösterilir.

Tablo 4.6 : DEĞİL Kapısı Doğruluk Tablosu

A	Q
0	1
1	0




a)



b)

Şekil 4.3 : a) 7404-DEĞİL kapısının ayak bağlantısı b) 74LS04 Entegresinin Fotoğrafi




4.3 : DEĞİL KAPISI SİMÜLATÖRÜ



4.2.1.4 VE DEĞİL (NAND) Kapısı

Sembolü :



VE kapısının çıkışına değil işlemini yapan kapı eklendiğinde, VE kapısının tam tersi işlem yapan VE DEĞİL kapısı elde edilir. VE DEĞİL kapısında tüm girişler “1” konumunda ise çıkışı “0”, girişlerden en az birisinin “0” konumunda olması çıkışı “1” yapar.


Sembolde görülen 4 Girişli VE DEĞİL kapısının doğruluk tablosu, Tablo 4.7’ de, 74LS132 VE DEĞİL kapısına ait tümleşik devre Şekil 4.4’de görülmektedir.

Tablo 4.7 : Dört Girişli VE DEĞİL Kapısı Doğruluk Tablosu

A	B	C	D	Q
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0




Şekil 4.4 : 74LS132 Entegresinin Fotoğrafi



4.4 : VE DEĞİL KAPISI SİMÜLATÖRÜ

4.2.1.5 VEYA DEĞİL (NOR) Kapısı

Sembolü :




$$Q = \overline{(A+B+C+D)}$$

VEYA kapısının çıkışına değil işlemi yapan kapı eklendiğinde, VEYA kapısının tam tersi işlem yapan VEYA DEĞİL kapısı elde edilir. VEYA DEĞİL kapısında tüm girişler “0” ise çıkış “1” olur. Girişlerden en az birisinin “1” olması durumunda çıkış “0” konumuna gider.

Sembolde görülen 4 Girişli VEYA DEĞİL kapısına ait doğruluk tablosu, Tablo 4.8’de görülmektedir.

Tablo 4.8 : VEYA DEĞİL Kapısı Doğruluk Tablosu

A	B	C	D	Q
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0




A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

4.5: VEYA DEĞİL KAPISI SİMÜLATÖRÜ



4.2.1.6 ÖZEL VEYA (EXOR) Kapısı

Sembolü :



Şekil 4.5 : ÖZEL VEYA Kapısının işlevini gerçekleştiren elektrik devresi


ÖZEL VEYA kapısının yalnızca iki girişi vardır.

ÖZEL VEYA kapısının yaptığı işlemler : $A \oplus B = AB + \bar{A}\bar{B} = (A+B)(\bar{A} + \bar{B})$ ifade edilir.


Tablo 4.9’da ÖZEL VEYA kapısının doğruluk tablosu, Şekil 4.6’da ise değişik kapılarla gerçekleştirilmesi görülmektedir. ÖZEL VEYA kapısının doğruluk tablosundan görüleceği gibi her iki giriş birbirine zıt konumda ise çıkış “1”, her iki giriş aynı konumda ise çıkış “0” konumundadır.

Tablo 4.9 : ÖZEL VEYA Kapısı Doğruluk Tablosu

A	B	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0




Şekil 4.6 : ÖZEL VEYA Kapısının Değişik Kapılarla Gerçekleştirilmesi



Şekil 4.7 : 7486-ÖZEL VEYA Kapısı ayak bağlantısı

ÖZEL VEYA KAPISI SİMÜLATÖRÜ



4.6 : ÖZEL VEYA KAPISI SİMÜLATÖRÜ

4.2.1.7 ÖZEL VEYA DEĞİL (EXNOR) Kapısı

Sembolü :



ÖZEL VEYA DEĞİL kapısının yalnızca iki girişi vardır. ÖZEL VEYA kapısının çıkışına değil işlemi yapan kapı eklendiğinde, ÖZEL VEYA kapısının tam tersi işlem yapan ÖZEL VEYA DEĞİL kapısı elde edilir. ÖZEL VEYA DEĞİL kapısının doğruluk tablosundan görüleceği gibi her iki giriş birbirine zıt konumda ise çıkış "0", her iki giriş aynı konumda ise çıkış "1" konumundadır. Tablo 4.10'da ÖZEL VEYA DEĞİL kapısının doğruluk tablosu, Şekil 4.8 'de ise değişik kapılarla gerçekleştirilmesi görülmektedir.

Özel Veya Değil kapısının yaptığı işlemler : $A \odot B = \overline{A} \overline{B} + A B = (\overline{A+B})(A+\overline{B})$ ifade edilir.

Tablo 4.10 : ÖZEL VEYA DEĞİL Kapısı Doğruluk Tablosu



Şekil 4.8 : ÖZEL VEYA DEĞİL Kapısı elektrik devresi


$$Q = A \odot B = \overline{A} \overline{B} + A B = \overline{A+B} (A+\overline{B}) = (\overline{A+B})(A+\overline{B})$$

4.2.2 LOJİK DEVRELERİN TASARIMI


Fonksiyon eşitliği verilerek, bunun lojik kapılarla tasarımının yapılması istenildiğinde;


- Önce değişkenler belirlenir,
- Değişkenlere ait hatlar çizilir,
- Bu hatlardan fonksiyonu sağlayacak şekilde lojik kapılara girişler uygulanır,
- Kapıların çıkışları , en son F fonksiyon çıkışı elde edilene kadar , yeni kapı girişlerine uygulanır.

ÖRNEK : Q fonksiyonuna ait eşitliklerden, lojik diyagramlar elde edilmiştir.



$$Q = \overline{[(\bar{A}B + A\bar{B})(C + D)] \oplus E}$$






4.7 : SİMÜLATÖR

4.2.3 Lojik Devre Tasarımlarından, Lojik İfadelerin Bulunması

- Giriş değişkenleri belirlenir,
- Bu değişkenlerin hangi işlemlere tabii tutulduğu analiz edilir,
- Analiz sonucuna göre, fonksiyon eşitliği yazılır.

ÖRNEK : Şekildeki tasarıma ait F çıkış fonksiyonunu yazınız.



Şekil 4.9 :Açık Şema

Giriş değişkenleri : A, B, C, D

$$F1 = A'B + AB'$$

$$F2 = A'B' + AB$$

$$F3 = B' + D \quad F = F1 \cdot F2 \cdot F3$$

$$F = (A \oplus B)(A \oplus B)(B' + D)$$

4.3 LOJİK TMLEŐİK DEVRELER (Integrated Circuits)

Sesli anlatım iin tıcklayınız... 1 2 3 4

Sayısal tmleŐik devreler; direnler, diyotlar ve transistrlerin bir yarı iletken para zerinde (genellikle silisyum) bir arada retildiĐi elemanlardır. Bu paraya "yonga (chip)" adı verilmektedir.

Yongalar plastik veya seramik koruyucu bir kılıf iinde , dıŐ devreler ile irtibatlanmayı saĐlayacak uları olan elemanlardır.

Sayısal tmleŐik devreler ierdikleri lojik kapıların sayısına ve karmaŐıklıĐına gre;

SSI - Kk lekli tmleŐik devre (Small Scale Integration), kapı sayısı 12'den azdır.

MSI - Orta lekli tmleŐik devre (Medium Scale Integration) kapı sayısı 12'den 99'a alıŐtırılır.

LSI - GeniŐ lekli tmleŐik devre (Large Scale Integration), kapı sayısı 100'den 9999'a kadardır.

VLSI - ok geniŐ lekli tmleŐik devre (Very Large Scale Integration), kapı sayısı 10000'den fazladır.

ULSI - ok ok geniŐ lekli tmleŐik devre (Ultra Large Scale Integration), kapı sayısı 1 milyon ve zeridir.

Sayısal tmleŐik devreler, ilerinde temel devre elemanı olarak transistr kullanılanlar ve FET kullanılanlar olarak gruplandırılabilirler. Transistrl sayısal tmleŐik devrelerin en yaygın olanı TTL- Transistr Transistr Lojik ailesidir. Bunlar en ok SSI ve MSI tiplerinde bulunurlar. Standart tip TTL entegreler 74xx Őeklinde isimlendirirken (7402,7438 gibi...), devre tiplerine gre 74'ten sonra gelen F, H, L, S, LS, AS ve ALS harflerinin anlamları rneklerle aŐaĐıdaki Tablo 4.11 'de verilmiŐtir. Kapılarla gerekleŐtirilmesi gereken bir devrenin en hızlı, en az ge , en az maliyetle yapılabilmesi iin, TTL ailesi serilerini katalog bilgilerinden yararlanarak kıyaslamayı bilmek gerekir. Tablo 4.12 'de 74F-74AS ve 74ALS serilerinin kıyaslandıĐı rnek tabloyu incelediĐinizde, 1mW gibi ok dŐk bir g ile 74ALS serisinin 4nS gibi kısa srede iŐlemi gerekleŐtirdiĐini gryoruz. Tabii ki tmleŐik devrelerin piyasada bulunabilirliĐini ve maliyetlerini de devremiz aısından gznnde bulundurmalıyız.


Tablo 4.11 : TTL Lojik Ailesi Serileri


TTL SERİLERİ	ÖNEK	ÖRNEK
Standart TTL	74	7404 (hex inverter)
Yüksek Hızlı (High Speed) TTL	74H	74H04 (hex inverter)
Düşük Güçlü (Low Power) TTL	74L	74L04 (hex inverter)
Schottky TTL	74S	74S04 (hex inverter)
Düşük Güçlü Schottky TTL	74LS	74LS04 (hex inverter)
Hızlı (Fast) TTL	74F	74F04 (hex inverter)
İleri (Advanced) Schottky TTL	74AS	74AS04 (hex inverter)
İleri Düşük Güçlü Schottky TTL	74ALS	74ALS04 (hex inverter)

Tablo 4.12 : 25°C de TTL Performans Karakteristikleri

	74F	74AS	74ALS
min V_{OH} / max V_{OL}	2.7V / 0.5V	74S gibi	74ALS gibi
min V_{IH} / max V_{IL}	2.0V / 0.8V	74S gibi	74ALS gibi
min I_{OH} / max I_{OL}	-1.0mA / 20mA	-2.0mA / 20mA	-0.4mA / 4.0mA
min I_{IH} / max I_{IL}	20 μ A / -0.6 mA	0.2mA / -2.0mA	20 μ A / -0.2mA
Tipik yayılım gecikme zamanı	2.5ns	1.5ns	4ns
Her bir kapı için tipik kayıp güç	4mW	20mW	1mW

Bir de en yaygın olarak tanınan Çoğaltan tip MOSFET'in kullandığı CMOS entegreler mevcuttur. TTL ailesi 74 rakamı ile ifade edilir. Bu rakamın yanında bulunan harfler ise yapısal özelliği hakkında bilgi verir. CMOS ailesinden en eski seri 4000 ve 14000'lerdir. Bunun dışında 74C-74HC ve 74HCT serileri vardır. Aşağıda bu entegreler için lojik 1 ve lojik 0 seviyeleri belirtilmiştir.

**Şekil 4.10 : Giriş Gerilim Seviyeleri**



Şekil 4.11: Çıkış Gerilim Seviyeleri

Ancak tümleşik devrelerin özelliklerini daha iyi irdeleyebilmek için şu terminolojilerin bilinmesi gerekir.

V_{IH(min)}-Yüksek seviyedeki minimum giriş gerilimi : Girişte lojik 1 seviyesinin algılanabilmesi için gerekli olan minimum giriş gerilimi. Gerilim seviyesi bu değerin altına inerse, devre lojik 1 girişini algılayamamaktadır.

V_{IL(max)}-Düşük seviyedeki maksimum giriş gerilimi : Girişte lojik 0 seviyesinin algılanabilmesi için gerekli olan maksimum giriş gerilimi. Gerilim seviyesi bu değerin üstüne çıkarsa, devre lojik 0 girişini algılayamamaktadır.

V_{OH(min)}-Yüksek seviyedeki minimum çıkış gerilimi : Devre çıkışının lojik 1 olması durumundaki yüksek seviyedeki minimum çıkış voltajı.


V_{OL(max)}-Düşük seviyedeki maksimum çıkış gerilimi : Devre çıkışının lojik 0 olması durumundaki düşük seviyedeki maksimum çıkış voltajı.

Fan-in/Fan-out : Sayısal devre elemanının, girişine bağlanacak eleman sayısı (fan in) ve çıkışına bağlanacak eleman sayısı (fan out) kataloglarda belirtilmiştir.

Bir eleman çıkışının diğer bir elemanı sürebilmesi belirli sayıya bağlıdır. Bu da TTL kapılarında en fazla 10 kapıdır. Daha fazla eleman bağlandığında devre verimli çalışmaz. Daha fazla sayıda kapı sürülebilmesi için tampon devreler kullanılmalıdır.


Yayılm gecikmesi : Devre girişine uygulanan bir sinyalin, devre çıkışına ulaşana kadar lojik 1 konumundan, lojik 0 konumuna (ya da tam tersi) geçmesi sırasında ki gecikme süresidir. Şekil 4.12'den görüleceği gibi iki tane gecikme süresi tanımlanabilir. Bunlardan birincisi sinyalin lojik 0 seviyesinden lojik 1 seviyesine geçişi sırasında (t_{PLH}). İkincisi ise sinyalin lojik 1 seviyesinden lojik 0 seviyesine geçişi sırasında (t_{PHL}). Çıkışta

kararsızlık olmaması ve tüm işlemlerin doğru gerçekleşebilmesi için giriş verilen bu cevap sürecinin mümkün olduğunca küçük ns seviyelerinde olması beklenir.




Şekil 4.12 : Yayılım Gecikmesi

Gürültü Bağışıklığı: Dışarıdan etki eden elektrik ve manyetik alan lojik devrelerin birleştiği hatlarda gerilim indüklenmesine neden olabilir. Bu istenmeyen, süpriz sinyallere “Gürültü” denir ve bazı zamanlarda bir lojik devre girişinde gerilimin $V_{IH}(\min)$ seviyesinin altına düşmesine yada $V_{IL}(\max)$ seviyesinin üstüne yükselmesine neden olabilir ki bu da önceden tahmin edilemeyen sonuçlar doğurabilirdi. Bir lojik devrenin gürültü bağışıklığı tanımlanır, o şekildeki girişlerde gürültü gerilimleri tolere edilerek devrenin sağlıklı çalışması sağlanabilir. Gürültü bağışıklığının miktarının belirlendiği sınırlara gürültü boşluğu sınırı denebilir ve Şekil 4.13 de gösterilmiştir.



Şekil 4.13: a) TTL DC Gürültü Sınırları için örnek



Şekil 4.13: b) DC Gürültü Sınırları

ÜNİTE V - BOOLEAN MATEMATİĞİ

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Boolean matematiğin tarihçesi hakkında bilgi sahibi olur.
- Boolean matematiğinin temel prensibini kavrar.
- Boolean matematiğine ait kuralları bilir ve uygular.

5.1 BOOLEAN MATEMATİĞİN ESASLARI

İngiliz matematikçi George Boole (1815 - 1864) tarafından, 1847 yılında geliştirilen mantık ilkelerinin, elektrik devrelerine uygulanışını açıklar. **Lojik devrelerin tasarımını kolaylaştırır.**

Mantıksal cebir sadece iki durumu kabul eder. Bunlardan ikisinin aynı anda olması imkansızdır. Örneğin; Bir anahtar ya açıktır, ya kapalıdır. Bir lamba ya yanıktır, ya sönüktür. Bir diyot ya iletimdedir, ya da yalıtmadadır. Elektrik sinyali ya vardır, ya da yoktur. Örneklerden de anlaşılacağı gibi mantıksal cebir ikili sayı sistemine uygundur. Elektriksel olarak örneğin 5V gelmiş bir sinyal "H" veya "1" ile değerlendirilir. Buna karşılık sinyalin olmadığı konum (Lojik entegreler konusunda daha detaylı bilgi bulabilirsiniz.) "L" veya "0" ile değerlendirilir.

5.2 BOOLEAN KURALLARI VE TEOREMLERİ

(1) $x \cdot 0 = 0$



(2) $x \cdot 1 = x$



(3) $x \cdot x = x$



(4) $x \cdot \bar{x} = 0$



(5) $x + 0 = x$



(6) $x + 1 = 1$



(7) $x + x = x$



(8) $x + \bar{x} = 1$



(9) $x + y = y + x$

(10) $x \cdot y = y \cdot x$

(11) $x + (y + z) = (x + y) + z = x + y + z$

(12) $x(yz) = (xy)z = xyz$

(13a) $x(y + z) = xy + xz$

(13b) $(w + x)(y + z) = wy + xy + wz + xz$

(14) $x + xy = x$

(15) $x + \bar{x}y = x + y$

15.teoremde ise;

Eğer girişlerden biri "0" ise x girişi ister "1" isterse "0" olsun, örnekte olduğu gibi VE kapısı çıkışı "0" olacaktır.(1)

Eğer girişlerden biri "1" ise VE kapısı çıkışı x girişi değerini alacaktır.Yani x=0 ise "0", x=1 ise "1" değeri çıkışta gözükülecektir.(2)

İki girişide x olan VE kapısının çıkışı, x değerini alacaktır. (3)

Eğer girişlerden biri, diğerinin tümleyeni ise iki girişli VE kapısı çıkışı her zaman "0" olacaktır.(4)

Eğer iki girişli VEYA kapısının bir girişi "0" ise diğer giriş değeri aynen çıkışta gözükülecektir.(5)

Eğer iki girişi olan VEYA kapısının, bir girişi "1" ise diğer girişin değeri ne olursa olsun çıkışı "1" olacaktır.(6)

İki girişide x olan VEYA kapısının çıkışı, x değerini alacaktır. (7)

Örneğin,

x=0 ise 0+0 =0 ya da X=1 ise 1+1=1 olacaktır.

Eğer girişlerden biri, diğerinin tümleyeni ise iki girişli VEYA kapısı çıkışı her zaman "1" olacaktır.(8)

VEYA ya da VE kapılarına ait girişlerdeki değişkenlerin sırası ve yeri sonucu değiştirmedeği ifade ediliyor.(9-10)

VE ya da VEYA işlemleri içerisindeki değişkenlerin farklı şekilde gruplandırılmalarının sonucu etkilemediği ifade ediliyor.(11-12)

İki veya daha fazla terim içerisinde ortak olan değişken parantezine alınmanın sonucu değiştirmeyeceği

$x + \bar{x} \cdot y = \text{yerine}$ $= x \cdot 1 + \bar{x} \cdot y$ $= x(y + \bar{y}) + \bar{x}y$ $= x \cdot y + x \cdot \bar{y} + \bar{x} \cdot y$ $= x \cdot y + x \cdot \bar{y} + x \cdot \bar{y} + \bar{x} \cdot y$ $= x(y + \bar{y}) + y(x + \bar{x})$ $= x \cdot 1 + y \cdot 1$ $= x + y$	$x \cdot 1 = x \text{ olur.}$ $y + \bar{y} = 1 \text{ dir.}$ $x \cdot y + x \cdot \bar{y} = x \cdot y \text{ dir.}$ $x + \bar{x} \text{ ve } y + \bar{y} = 1$ $x \cdot 1 = x \text{ ve } y \cdot 1 = y$	belirtiliyor.(13a-13b) 14. teoremdede; 13a teoremi uygulandığında $x(1+y)=x$ olur. 6.kurala göre $(1+y) = 1$ dir. Dolayısıyla 2.kurala göre $x \cdot 1 = x$ olur.
--	---	---

5.3 DE MORGAN TEOREMLERİ

Bu teorem Boolean matematiğinin en önemli kısmını teşkil eder. VE /VEYA işlemleri arasındaki ilişkiyi açıklar.

- $\overline{(A+B)} = \bar{A} \cdot \bar{B}$ VEYA DEĞİL işlemi VE işlemine çevrilmiştir.
- $\overline{(A \cdot B)} = \bar{A} + \bar{B}$ VE DEĞİL işlemi VEYA işlemine çevrilmiştir.

Aşağıdaki tabloda ise ilk kuralın ispatı görülmektedir. Sizde ikinci şartı sağlayan tabloyu oluşturabilirsiniz.

Tablo 5.1 : İlk kurala ait doğruluk tablosu

A	B	\bar{A}	\bar{B}	A+B	$\overline{(A+B)}$	$\bar{A} \cdot \bar{B}$
0	0	1	1	0	1	1
0	1	1	0	1	0	0
1	0	0	1	1	0	0
1	1	0	0	1	0	0

ÖRNEKLER

- $\bar{A} + B = \overline{(A \cdot \bar{B})}$ / $\bar{A} \cdot B = \overline{(A + \bar{B})}$
- $A + B = \overline{(\bar{A} \cdot \bar{B})}$ / $A \cdot B = \overline{(\bar{A} + \bar{B})}$

5.4 Boolean Kuralları ve Teoremleri ile İşlem Basitleştirilmesi

PROBLEM 1 : Bir işletmede bulunan A,B,C,D tezgahları aşağıdaki düzende çalışıyorlar.

- A ve D tezgahları beraber çalışıyorlar veya beraber duruyorlar.
- B ve C tezgahlarından yalnız birisi çalışıyor.
- A tezgahı çalışırsa, C tezgahında çalışması gerekiyor.
- D tezgahı çalışırsa, B tezgahının çalışmaması gerekiyor.

Bu düzen bozulduğu zaman alarm veren lojik devreye ait doğruluk tablosunu hazırlayarak, tasarımı gerçekleştiriniz.

Tablo 5.2 : Doğruluk Tablosu

A	B	C	D	F1	F2	F3	F4	F	F' (alarm)
0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	1	0	1
0	0	1	0	1	1	0	0	0	1
0	0	1	1	0	1	0	1	0	1
0	1	0	0	1	1	0	0	0	1
0	1	0	1	0	1	0	0	0	1
0	1	1	0	1	0	0	0	0	1
0	1	1	1	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	1
1	0	0	1	1	0	0	1	0	1
1	0	1	0	0	1	1	0	0	1
1	0	1	1	1	1	1	1	1	0
1	1	0	0	0	1	0	0	0	1
1	1	0	1	1	1	0	0	0	1
1	1	1	0	0	0	1	0	0	1
1	1	1	1	1	0	1	0	0	1

$$F1 = A'B'C'D' + A'B'CD' + A'BC'D' + A'BCD' + AB'C'D' + AB'CD' + ABC'D' + ABCD$$

$$F1 = A'B'D'(C'+C) + A'BD'(C'+C) + AB'D(C'+C) + ABD(C'+C)$$

$$F1 = A'B'D' + A'BD' + AB'D + ABD \quad F1 = A'D(B'+B) + AD(B'+B)$$

$$F1 = A'D' + AD$$

$$F1 = A \odot D$$

$$F2 = A'B'CD' + A'B'CD + A'BC'D' + A'BC'D + AB'CD' + AB'CD + ABC'D' + ABC'D$$

$$F2 = A'B'C(D'+D) + A'BC'(D'+D) + AB'C(D'+D) + ABC'(D'+D)$$

$$F2 = A'B'C + A'BC' + AB'C + ABC'$$

$$F2 = B'C + BC'$$

$$F2 = B \oplus C$$

$$F3 = AB'CD' + AB'CD + ABCD' + ABCD$$

$$F3 = AB'C(D'+D) + ABC(D'+D) \quad F3 = AB'C + ABC$$

$$F3 = AC(B'+B)$$

$$F3 = AC$$

$$F4 = A'B'C'D' + A'B'CD' + AB'C'D' + AB'CD'$$


$$F4 = A'B'D(C'+C) + AB'D(C'+C)$$

$$F4 = A'B'D + AB'D$$

$$F4 = B'D(A'+A)$$

$$F4 = B'D \quad F = AB'CD$$


$$F' = (AB'CD)'$$



Şekil 5.1 : Lojik Devre Şeması

Burada $F=1$ için istenen düzen sağlandığı zaman F' 'den lojik 1 çıkar. Sağlanmadığı zaman 0 çıkar. Eğer bunu bir alarm devresine bağlamak isterseniz, alarm devresi girişi 1 olursa alarm çalar. Biz $F=0$ olduğu yani 4. maddede belirtilen düzen olmadığı zaman alarm çalmasını istiyorsak F nun deęilini alıp, alarm devresine bağlamamız gerekir.

PROBLEM 2 : Aşağıda verilen devrenin doğruluk tablosunu ve F fonksiyonu için Boole Cebri ifadesini yazınız.



Şekil 5.2 : Lojik Devre Şeması

ÇÖZÜM :

Tablo 5.3 : Doğruluk tablosu

A	B	C	D	F1	F2	F3	F
0	0	0	0	0	1	1	0
0	0	0	1	0	1	1	0
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	0
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	0
0	1	1	0	1	1	0	0
0	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1
1	0	0	1	1	1	1	1
1	0	1	0	1	0	1	0
1	0	1	1	1	0	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	0
1	1	1	0	0	1	0	0
1	1	1	1	0	1	1	0

$$F = A'BCD + AB'C'D' + AB'C'D$$

ÜNİTE VI - LOJİK İFADELERİN SADELEŞTİRİLMESİ

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Karnough haritası ile sadeleştirme yöntemini öğrenir.
- Bununla ilgili alıştırmalar yaparak, becerisini geliştirir.

6.1 KARNOUGH HARİTALARININ KURALLARI

Sesli anlatım için tıklayınız... 1 2

1- Karnough haritasında değişken sayısı n ise Karnough haritasının kare sayısı 2^n dir. A,B,C değişkenlerinden meydana gelen fonksiyona ait Karnough haritasında, kare sayısı sekizdir. $2^3 = 8$

2- Karnough haritasındaki her hücre, değişken isimleriyle, dikeyde yukarıdan aşağıya ve yatayda soldan sağa gray koduna göre isimlendirilir.

3- Doğruluk tablosu baz alınarak, fonksiyon şartlarının sağlandığı hücelere 1 yazılır.

4- Karnough haritasında 1 yazılı kareler gruplandırılır.

Bu gruplama aşağıdaki gibi yapılır:

a- Gruplama birbirine komşu olan gözler arasında yapılır.

b- Karşılıklı köşeler komşu göz sayılır,

c- Karşı kenarlarda birbirine karşı olan kareler komşu göz sayılır.

d- Gruplamada komşu gözler gruplama yapılırken gruptaki göz sayısı =2 dir.

e- Bir göz gruplanırken, bir gruba dahil olabileceği gibi birden fazla gruba da dahil olabilir.

5- Karnough haritasına ait sadeleşmiş fonksiyon yazılırken;

• Bir grubu etkileyen etiketlerde; değişkenin aynı kaldığı ya da değilinin geldiği gözlenir.

Sabit kalan değişken değerleri VE kapısıyla birleştirilir.

• Sıra ile bütün gruplar incelenir.

• En sonunda fonksiyon eşleniği tüm gruplara ait bilgilerin, VEYA kapılarıyla birleştirilmesine eşit olur.

A	B	X
0	0	1
0	1	0
1	0	0
1	1	1

$$X = \bar{A}\bar{B} + AB$$

	B	B
A	1	0
A	0	1

(a)

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

$$X = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$

	C	C
AB	1	1
AB	1	0
AB	1	0
AB	0	0

(b)

A	B	C	D	X
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

$$X = \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}C\bar{D} + \bar{A}B\bar{C}D + A\bar{B}\bar{C}D$$

	CD	CD	CD	CD
AB	0	1	0	0
AB	0	1	0	0
AB	0	1	1	0
AB	0	0	0	0

(c)

Şekil 6.1 : Doğruluk tabloları ve karnough haritaları
a) İki değişkenli b) Üç değişkenli c) Dört değişkenli

6.2 KARNOUGH HARİTALARI

6.2.1. İki Değişkenli Karnough Haritası


A	B	X
0	0	1
0	1	1
1	0	0
1	1	1

$$X = \bar{A}\bar{B} + \bar{A}B + A\bar{B} + AB$$

$\bar{A} = \bar{A}$
 $\bar{B} = \bar{B}$
 $X = \bar{A} + B$
 Karnough haritası ile sadeleştirme işlemi

Şekil 6.2 : İki değişkenli K- Haritası Çözümü

6.2.2 Üç Değişkenli Karnough Haritası



Şekil 6.3 : Üç değişkenli K- Haritası Çözümü a) I. gruplama b)II. gruplama c)III. gruplama

6.2.3 Dört Değişkenli Karnough Haritası

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	1	0	0
$\bar{A}B$	1	1	0	0
AB	1	1	0	0
$A\bar{B}$	1	1	0	0

$$X = \bar{C}$$

(a)

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	1	0	0	1
$\bar{A}B$	1	0	0	1
AB	1	0	0	1
$A\bar{B}$	1	0	0	1

$$X = \bar{D}$$

(b)

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0 ₁	0 ₂	0 ₃	1 ₄
$\bar{A}B$	0 ₅	1 ₆	1 ₇	0 ₈
AB	0 ₉	1 ₁₀	1 ₁₁	0 ₁₂
$A\bar{B}$	0 ₁₃	0 ₁₄	1 ₁₅	0 ₁₆

X =

$$\frac{\bar{A}B\bar{C}\bar{D}}{\text{göz 4}} + \frac{ACD}{\text{göz 11, 15}} + \frac{BD}{\text{göz 6, 7, 10, 11}}$$

(c)

	$\bar{C}\bar{D}$	$\bar{C}D$	CD	$C\bar{D}$
$\bar{A}\bar{B}$	0 ₁	0 ₂	1 ₃	0 ₄
$\bar{A}B$	1 ₅	1 ₆	1 ₇	1 ₈
AB	1 ₉	1 ₁₀	0 ₁₁	0 ₁₂
$A\bar{B}$	0 ₁₃	0 ₁₄	0 ₁₅	0 ₁₆

X =

$$\frac{\bar{A}B}{\text{göz 5, 6, 7, 8}} + \frac{B\bar{C}}{\text{göz 5, 6, 9, 10}} + \frac{\bar{A}CD}{\text{göz 3, 7}}$$

(d)

Şekil 6.4 : Dört Değişkenli Karnough Haritalarında farklı gruplandırmalar...

6.3 KARNOUGH HARİTALARI İLE İLGİLİ UYGULAMALAR

Problem 1: A,B,C,D olmak üzere 4 ayrı tankta farklı sıvılar ısıtılıyor. A ve B tanklarındaki sıvı seviyesi , istenilen deęerde veya yüksek ise seviye dedektörleri çıkışı lojik 1, C ve D tanklarının sıvı sıcaklığı , istenilen deęerde veya altında ise sıcaklık dedektörleri çıkışı lojik 0 oluyor. Buna göre A veya B tankındaki sıvı seviyesi çok fazla, aynı zamanda C ve D tankındaki sıcaklık seviyesinin düşük olduęu konumu tespit eden lojik devre fonksiyonunu bulunuz.

Çözüm 1: Önce A,B,C,D deęişkenlerine ait doğruluk tablosunu yazalım.

SIRA	A	B	C	D	F(A,B,C,D)
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	1
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	0

AB		CD			
		00	01	11	10
00	0	0	4	12	8
	1	0	1	0	1
01	0	1	5	13	9
	1	0	1	0	1
11	0	3	7	15	11
	1	0	0	0	0
10	0	2	6	14	10
	1	0	1	0	1

$$\begin{aligned} \text{I} &= 4 + 6 \\ \text{II} &= 8 + 10 \\ \text{III} &= 4 + 5 \\ \text{IV} &= 8 + 9 \end{aligned}$$

$$\begin{aligned} \text{I} &= A'BD' \\ \text{II} &= AB'D' \\ \text{III} &= A'BC' \\ \text{IV} &= AB'C' \end{aligned}$$

$$\begin{aligned} F(A,B,C,D) &= A'BD' + AB'D' + A'BC' + AB'C' \\ &= D'(A'B + AB') + C'(A'B + AB') \\ &= (A'B + AB')(D' + C') \end{aligned}$$

AMAÇ: Haydarpaşa-Gebze istikametinde giden bir trenin kapılarının kontrol eden lojik devrenin tasarlanması.

ŞARTLAR:

- 1) Eğer tren Haydarpaşadan Gebze 'ye gidiyorsa trenin sağ kapıları, Gebzeden Haydarpaşaya gidiyorsa sol kapıları açılacak.
- 2) Trenin hareket halinde ve istasyon harici kapıları açılmıyacak.
- 3) Tehlike anında tren duracak ve kapıların iki yöndeki kapılarda açılacak.

Doğruluk Tablosu

A	B	C	F	F	K1	K2
0	0	0	0	0	0	0
0	0	0	1	1	0	0
0	0	1	0	0	1	1
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	1	0	0
0	1	1	0	0	1	1
0	1	1	1	0	1	1
1	0	0	0	0	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	1
1	0	1	1	0	1	1
1	1	0	0	0	1	0
1	1	0	1	1	0	0
1	1	1	0	0	1	1
1	1	1	1	0	1	1

A Tren Hay.-Geb. Yönünde ise Lojik 1
Tren Geh.-Hay. Yönünde ise Lojik 0

B Tren İstasyonda ise Lojik 1
Tren İstasyonda değil ise Lojik 0




C Acil Durum varsa Lojik 1
Acil Durum yok ise Lojik 0

F Motor çalışır Durumda ise Lojik 1
Motor Durmuşken Lojik 0


K1 Sağ kapı açık Lojik 1
Sağ kapı kapalı Lojik 0

K2 Sol kapı açık Lojik 1
Sol kapı kapalı Lojik 0

ÇÖZÜM:



Devrenin çizilmesi



ÜNİTE VII - BİLEŞİMSEL (COMBINATIONAL) DEVRELER

Amaçlar :


Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Kod çözücülerde girişten verilen herhangi bir koddaki bilgiye karşılık, o bilgiye eş olan yalnız bir çıkış hattının aktif olduğunu bilir.
- 7 parçalı (segment) displayin ortak anodlu ve katodlu çeşitlerini ayırd edip, kullanabilir.
- Kodlayıcılar, kod çözücülerin aksine giriş bilgilerinin, m sayıdaki çıkışla istenilen şekilde kodlanmış karşılıklarını verirler.
- Çeşitli entegreleri tanıır ve laboratuvar çalışması yapar.
- Veri seçicilerin ve veri dağıtıcıların çalışma prensiplerini kavrar.

7.1 KOD ÇÖZÜCÜLER (DECODER)

Sesli anlatım için tıklayınız... [1](#)


N sayıdaki girişe karşılık, M sayıda çıkışı bulunan lojik devrelerdir. Bu devrelerin temel fonksiyonu, girişten verilen herhangi bir koddaki bilgiye karşılık, çıkış hatlarından sadece o bilgiye eş olan birini aktif hale getirmektir. Giriş hat sayısı N ile ifade edildiğine göre, 2^N sayıda kodlanmış bilgi kombinasyonundan söz etmek mümkündür.



Şekil 7.1 : Kod Çözücü Blok Şeması

7.1.1 İki Girişli Kod Çözücü


Sesli anlatım için tıklayınız... 2



Girişler			Çıkışlar			
E	B	A	Y0	Y1	Y2	Y3
1	x	x	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

x = Önemli

(b)



Şekil 7.2 : İki girişli kod çözücü a) Açık şema b) Doğruluk tablosu c) Blok şema


İki girişli kod çözücü devresinde; A ve B isimli birer bitlik iki sayının kodlanması ile $2^n = 2^2 = 4$ adet farklı kodlanmış bilgiye karşılık, 4 adet çıkış olduğu görülmektedir.

VE DEĞİL kapıları ile elde edilen bu kod çözücü devresinde, tablodan da anlaşılacağı gibi, Enable ucuna 1 verildiğinde çıkış hatlarının tümünde 1 bilgisi görülmektedir. Enable ucuna 0 bilgisi geldiğinde ise kod çözücü düzgün çalışmaktadır.

AB =00 için Y0, AB =01 için Y1, AB =10 için Y2 ve AB =11 için Y3 hattı aktif olmaktadır.


Önemli diğer bir nokta ise; Blok diyagramda görüldüğü gibi çıkış hatlarında, Değil (invert) belirten ufak yuvarlaklar varsa 0 durumunda, eğer değil (invert) yoksa 1 durumunda çıkışların aktif olduğu bilinmelidir.

KOD ÇÖZÜCÜ DEVRE SİMÜLATÖRÜ



7.1 : 2/4 KOD ÇÖZÜCÜ SİMÜLATÖRÜ


7.1.2 BCD Kod Çözücü



Şekil 7.3 : 7442 Kod çözücünün a) Açık Şeması b)Blok Şeması c)Doğruluk Tablosu

7442 Kod çözücüsü, girişten 4 bitlik olarak verilen BCD Kodunu Onlu sayıya dönüştürerek, bu koda karşılık gelen çıkış hattını aktif hale getirir. Ancak çıkış hat sayısı 10 olduğu için tabloda görüldüğü gibi bazı BCD girişlerinde çıkış vermez. Bu kod çözücünün ismi, 4' ten 10' a Kod Çözücü olarak da bilinir.

7.1.3 İkili'den Onaltılı'ya Kod Çözücü




Şekil 7.4 : 74154 Kod Çözücü a) Açık şema b) Blok şema

Lojik sembolü ve tasarımı verilen 74154 kod çözücü entegresi, 4 bit ikili (4hattan - 16 hatta) kod çözücü için iyi bir örnektir. Girişlere eklenen DEĞİL kapılarına, sürücü kaynağının aşırı yüklenmesini önlemek için gereksinim duyulur. Bir de, bu elemanda enable fonksiyonu için VEYA DEĞİL kapısı, değil (invert) girişli VE kapısı kullanılarak sağlanmıştır. Enable kapısının çıkışı, her bir VE DEĞİL kapısının girişine bağlantılıdır. Bundan dolayı enable kapısı aktif olmazsa yani her iki girişi 0 seviyesinde olursa, onaltı kapının çıkışı birden 0 seviyesinde olacaktır.

7.1.4 7 Segment Kod Çözücü

Onlu ve hex sayıları görmek için yedi adet LED'in birleşip bir paket oluşturmuş haline " Gösterge (Display) " denir ve ikili sayı sistemindeki bilgilerin onlu sayı, bazen de onaltılı sayı sistemindeki karşılıklarını görüntüler.

Led'lerin her biri Şekil 7.5'deki gibi isimlendirilmiştir. Led'ler anodlarından ya da katodlarından ortak noktaya bağlanmalarına göre "Ortak Anodlu Gösterge" veya "Ortak Katodlu Gösterge " olarak adlandırılır.




Şekil 7.5 : Gösterge

Örneğin; Bu göstergede 3 sayısını elde etmek için a,b,g,c,d segmentlerinin aktif hale gelmesi gerekir. Aktif değerin 0 olduğu ortak anodlu göstergeye ait Doğruluk Tablosu; Tablo 7.1'de görülmektedir.

Tablo 7.1 : Doğruluk Tablosu

Desimal	Binarı Sis. Kodu				Analog Segmanlerden Aktif Olanlar						
	A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	1	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	1	1	0	0


Tablo 7.1 deki doğruluk tablosu 7447 kod çözücüsü içinde geçerlidir. Şekil 7.6'da Anodların hepsinin ortak şekilde +5V Vcc'ye bağlandığına ve normal akım değerine göre seçilen dirençler üzerinden kod çözücüye ulaştığına dikkat edilmelidir. 7448'e içinde dirençler mevcut olduğundan ayrıca bağlamaya gerek yoktur.



Şekil 7.6 : Ortak Anodlu Gösterge ile Kod Çözücü bağlantı şeması

ORTAK ANOTLU GÖSTERGE İLE KOD ÇÖZÜCÜ BAĞLANTI SEMASI

VCC = 5V




GİRİŞİ GÖSTER

RESET


7.2 : SİMÜLATOR

7.2 KODLAYICILAR (ENCODER)

Kodlayıcılar, kod çözücülerin yaptığı işlemin tam tersini yapan lojik devrelerdir. Çok sayıdaki giriş hatlarından yalnız biri aktif olup, buradan verilen bilgi kodlanarak, çok sayıdaki çıkış hattını aktif yapar.



Şekil 7.7 : a) Kodlayıcı Devre Blok Şeması



Şekil 7.7 : b) 74LS148 Kodlayıcı Fotoğrafı

7.2.1 Onlu Sayı Girişini, Dört Basamaklı İkili Sayıya Kodlayıcı


Konunun daha iyi anlaşılabilmesi için, bu konu uygulamalı olarak işlenecektir.

Deneyin Amacı: Girişten verilen onlu sayı sistemindeki sayının, kodlayarak ikili sayı sistemindeki karşılığını elde etmektir.

Deneyde Kullanılacak Malzemeler:

- 1 adet Breadboard
- 2 adet 7420 Entegresi
- 2 adet 4'lü anahtar
- 4 adet led

1 adet DC Güç Kaynağı
İletken Tel
Deney Şeması:



Şekil 7.8 : Kodlayıcı Devrenin Açık Şeması

İşlem Basamakları:

1. Laboratuvarda kullanılan malzemeler hakkında bilgi almak için **Film 1** i izleyiniz.
2. Şekilde görülen devreyi kurunuz.
3. Doğruluğundan emin olunca 5V_{DC} gerilim uygulayınız.
4. Anatarlardan Tablo-7.2 deki giriş değerlerini sıra ile veriniz. Her verdiğiniz onlu sayıya karşılık elde ettiğiniz, ikili sayıyı Tablo-7.2'e işleyiniz.
5. Elde ettiğiniz ikili sayıları, onlu sayı sistemine çeviriniz ve Tablo-7.2 deki ilgili haneye yerleştiriniz.
6. Elde ettiğiniz deney sonucunu yorumlayınız. Bilgilerinizi **Film 2** yi izleyerek pekiştiriniz.

TABLO-7.2 :Deney Doğruluk Tablosu


Onlu Sayı	İkili Sayı Çıkışı				İkili Sayının Onlu Karşılığı Hesaplayınız
	D	C	B	A	
0					
1					
2					
3					
4					
5					
6					
7					
8					

7.3 VERİ SEÇİCİLER (MULTIPLEXER)

Sesli anlatım için [tıklayınız...](#)

Veri seçici (Multiplexer), her defasında istenilen veri girişlerinden birisinin çıkışa gitmesini sağlayan mantıksal devrelerdir. Şekil 7.9'da seçici girişler, giriş verisinden birisini çıkışa bağlayacak işlemi yapar.


Çok sayıdaki girişten gelen bilgilerin, çıkıştaki tek hattan yollarına devam edebilmeleri için sıraya girmeleri gerekmektedir. İşte bu sıralama işlemi, seçici girişlere bağlı olarak gerçekleşmektedir.



Şekil 7.9: Veri Seçici Blok Şeması

Seçici girişlerin sayısı 2^n formülü ile belirlenir, n = giriş sayısıdır.

7.3.1 İki Girişli Veri Seçici



Şekil 7.10 : İki girişli Veri Seçici

Tablo 7.3 'de de görüldüğü gibi S bilgi seçici girişi ancak iki konuma sahip olabilmektedir. Dolayısıyla seçici girişlerin herbir durumunda, farklı girişteki bilgiye yol verilmektedir. Tablodan da incelenirse;

Tablo 7.3 : İki Girişli Veri Seçici Doğruluk Tablosu


Girişler			Çıkış
S	A	B	C
0	0	x	A
0	1	x	A
1	x	0	B
1	x	1	B

S Bilgi Seçici

S seçici ucu; 0 konumunda iken A girişindeki bilgi, 1 konumunda iken B girişindeki bilgi çıkışta görülür.

7.3.2 Dört Girişli Veri Seçici

Aşağıda dört girişi olan devrede, 2 bilgi seçici olduğu görülmektedir. Tablo 7.4 te görüldüğü gibi bilgi seçicilerin alabilecekleri 4 durum söz konusudur. F çıkışına bakıldığında S1 - S0 'ın 00 olduğu konumda G0' daki bilgi, S1 - S0 'ın 01 olduğu konumda G1' deki bilgi, S1 - S0' in 10 olduğu konumda G2 'deki bilgi ve her iki seçicinin 1 olduğu konumda ise G3 'teki bilgi çıkışa ulaşacaktır.




Tablo 7.4 : Veri Seçici Doğruluk Tablosu

S ₁	S ₀	F
0	0	G ₀
0	1	G ₁
1	0	G ₂
1	1	G ₃

Şekil 7.11 : Dört girişli Veri Seçici Açık Şeması

7.3.3. Sekiz Girişli Veri Seçici

74251 Sekiz girişli veri seçici entegresinin lojik şeması, fonksiyon tablosu ve blok diyagramı Şekil 7.12 de görülmektedir. Burada Y ve W çıkışlarının birbirlerinin değilleri olduğuna dikkat edilmelidir. Enable (S) ucu 0 iken entegre işlevini gerçekleştirmektedir. A B C isimli bilgi seçici uçları 8 konum alabilirler. Her konumda, bir girişteki bilgi ancak çıkışa ulaşabilir.




(a)

GİRİŞ				ÇIKIŞ	
C	B	A	S	Y	W
x	x	x	1	Z	Z
0	0	0	0	D ₀	D ₀
0	0	1	0	D ₁	D ₁
0	1	0	0	D ₂	D ₂
0	1	1	0	D ₃	D ₃
1	0	0	0	D ₄	D ₄
1	0	1	0	D ₅	D ₅
1	1	0	0	D ₆	D ₆
1	1	1	0	D ₇	D ₇

x = İhtisaz

(b)




(c)

Şekil 7.12 : a)74251'in Açık şeması b) Fonksiyon Tablosu c) Blok Şeması

7.4 VERİ DAĞITICILAR (DEMULTIPLEXER)

Çok sayıdaki girişten gelen bilgilerin, çıkıştaki tek hattın yollarına devam edebilmeleri için sıraya girmeleri gerekmektedir. İşte bu sıralama işlemi, seçici girişlere bağlı olarak gerçekleştiren Veri Seçicidir. Onun gönderdiği bilginin hangi hattın yoluna devam edeceğini belirleyen ise “VERİ DAĞITICILAR”dır. Bu işlemi bilgi seçicilerin çalıştığı mantıkla çalışan yol seçici uçların aldığı konuma göre belirler.


Yol seçici girişlerin sayısı 2^n formülü ile belirlenir, n = çıkış sayısıdır.



Şekil 7.13 :Veri Seçici ve Veri Dağıtıcı

7.4.1 1'den 4'e Veri Dağıtıcılar

Şekil 7.14'de görülen girişteki X bilgisinin A ve B kontrol girişleri ile Q1, Q2, Q3, Q4 çıkışlarından hangisine bağlanacağı belirlenmektedir.



Şekil 7.14 : 1'den 4'e Veri Dağıtıcı Açık Şeması

Tablo 7.4 de, Veri dağıtıcının Bilgi girişindeki X bilgisinin, A-B kontrol girişlerine bağlı olarak Q0-Q1-Q2-Q3 çıkışlarına aktarılması belirtilmiştir.


Tablo 7.4 :1'den 4'e Veri Dağıtıcı Doğruluk Tablosu

GİRİŞLER			ÇIKIŞLAR			
Seçici		Bilgi	Q1	Q2	Q3	Q4
0	0	X	X	--	--	--
0	1	X	--	X	--	--
1	0	X	--	--	X	--
1	1	X	--	--	--	X

7.4.2 1'den 16'e Veri Dağıtıcılar

74154 veri dağıtıcısı entegresi entegresi 4/16- kod çözücü uygulamalarında kullanıldığı gibi 1/16 veri dağıtıcı olarakda kullanılmaktadır.


Bilgi girişinden gelen bilginin, hangi çıkışa aktarılacağı yol seçici uçların konumlarına göre belirlenmektedir. 4 adet yol seçici olduğuna göre $2^4 = 16$ konum söz konusudur. Her konum için ise sadece bir yol aktif olur.



Şekil 7.15 : 74154 Veri Dağıtıcı Blok Şeması

Bir fabrikanın güvenliğinin sağlanması için tasarlanmış bir devredir. Fabrikanın 8 adet kapısı, güvenlik odasındaki 8 lamba ile temsil edilmektedir. Buna göre; Kapıların ve lambaların sürekli olarak kontrol edilmesi için seçici uçlara 000'dan 111'e kadar değer atanmalıdır. Normalde sayıcı devrenin yaptığı bu işi, siz gerçekleştiriniz.

- Kapının kapalı olma durumu, anahtarın açık olmasıdır. Bu da Lojik "1" ile ifade edilir. Bu durumda güvenlik odasındaki lamba yanmaz. Beyaz lamba da bunu belirtir.
- Kapının açık olma durumu, anahtarın kapalı olmasıdır. Bu da Lojik "0" ile ifade edilir. Bu durumda güvenlik odasındaki lamba yanar. Kırmızı lamba da bunu belirtir.
- Seçici uçlar aynı anda birden fazla kapıyı işaret edemeyeceğinden, çıkışta o anda seçili olan kapıya ait lamba durum belirtecektir.



7.3 : VERİ SECİCİ – VERİ DAĞITICI DEVRESİNE AİT SİMÜLATÖR

ÜNİTE VIII - ARİTMETİK DEVRELER

Amaçlar :

Bu ünitedeki konularla ilgili eğitim faaliyetlerini tamamlayan her öğrenci;

- Lojik kapıları kullanarak aritmetiksel işlemleri gerçekleştirmeyi kavrar.
- Yarım toplayıcı ile ancak iki bilginin toplanabildiğini, bu yüzden elde bitinin işleme konmadığını bilir.
- Elde bitini işleme koymak için tam toplayıcı devresiyle işlem yapılacağını bilir.
- Lojik kapılarla çıkarıcı devreleri gerçekleştirebilir.
- Çarpma devresi tasarımı yapar.
- Lojik devreler ile ikili sayı sisteminde karşılaştırma işleminin nasıl olduğunu bilir.

8.1 TOPLAYICILAR

8.1.1 Yarım Toplayıcı (Half Adder)

Yarım toplayıcı, ikili sayı sisteminde 2 bitlik sayıların toplama işlemini gerçekleştirir. Bu devrelerde önceki toplama işleminden gelen elde biti için üçüncü bir giriş olmadığından, elde biti hesaba katılmaz.




Şekil 8.1: Yarım Toplayıcı Blok Şeması


Bu devreye ait doğruluk tablosu aşağıda görülmektedir.

Tablo 8.1: Yarım Toplayıcı Doğruluk Tablosu

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



Şekil 8.2 : Toplam(S) 'nin K-Haritası
 $S = AB' + A'B$



Şekil 8.3 : Elde (C) 'nin K-Haritası
 $C = AB$



Şekil 8.4 : Yarım Toplayıcı Şeması

YARIM TOPLAYICI DEVRE SİMÜLATÖRÜ



A	B	TOPLAM
0	0	0
0	1	1
1	0	1
1	1	0


A	B	ELDE
0	0	0
0	1	0
1	0	0
1	1	1

8.1 : YARIM TOPLAYICI SİMÜLATÖRÜ


8.1.2 Tam Toplayıcı (Full Adder)

Tam toplayıcı devreler, iki yarım toplayıcının VEYA kapısı ile birleştirilmiş halidir. Böylece toplayıcıya üçüncü bir giriş eklenmiş ve önceki toplamdan gelen elde biti de hesaba katılmış olur. Şekil 8.5’de tam toplayıcı devresinin blok diyagramı olarak gösterimi vardır. Kapılarla gerçekleştirilmesi ise Şekil 8.6’ da görülmektedir.

Girişlerden gelen üç bit üzerinde ki toplama işlemi, Tablo 8.2’ deki gibidir.



Şekil 8.5 : Tam Toplayıcı Blok Şeması




Şekil 8.6: Tam Toplayıcının Kapılarla Gerçekleştirilmesi

Tablo 8.2 : Tam Toplayıcı Doğruluk Tablosu


A	B	C ₀	S ₁	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

TAM TOPLAYICI DEVRESİ SİMÜLATÖRÜ



8.2 : TAM TOPLAYICI SİMÜLATÖRÜ


8.1.3 4 Bit Paralel Toplayıcı



Şekil 8.7 : 4 Bit Paralel Toplayıcı Blok Şeması

Piyasada bulunan 4 bit paralel toplayıcı TTL entegreler : 4008 7483,74283.74183, CMOS entegre: 14068

ÖRNEK : İki tane 4bit paralel toplayıcıyı kullanarak, 8bit paralel toplayıcı elde edilmesi.



Şekil 8.8 : 8 Bit Paralel Toplayıcı Blok Şeması

8.2 ÇIKARICILAR

8.2.1 Yarım Çıkarıcı (Half Subtractor)

İkili sayı sisteminde birer bitlik iki sayının farkını bulmak için kullanılan devredir.




Şekil 8.9 :Yarım Çıkarıcı Blok Şeması


Bu devreye ait doğruluk tablosu aşağıda görülmektedir.

Tablo 8.3: Yarım Çıkarıcı Doğruluk Tablosu


A	B	F	Bo
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0



Şekil 8.10 : Fark(F) K-Haritası
 $F=AB' + A'B$



Şekil 8.11 : Borç (Bo) K-Haritası
 $Bo=A'B$




Şekil 8.12: Yarım Çıkarıcının Kapılarla Gerçekleştirilmesi

8.2.2 Tam Çıkarıcı (Full Subtractor)

Üç bitlik girişi olan devredir. Dolayısıyla bir önceki işlemde gelen borç biti de işlem görür.



Şekil 8.13: Tam Çıkarıcı Blok Şeması



Şekil 8.14: Tam Çıkarıcının Kapılarla Gerçekleştirilmesi

Bu devreye ait doğruluk tablosu aşağıda görülmektedir.

Tablo 8.4: Tam Çıkarıcı Doğruluk Tablosu

A	B	B _i	F	B ₀
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

B_i : Borç girişi
 B₀: Borç çıkışı
 F: Fark

$$\begin{aligned}
F &= A'BBi' + AB'Bi' + A'B'Bi + ABBi \\
&= Bi'(AB' + A'B) + Bi(AB + A'B') \\
&= Bi'(A \oplus B) + Bi(A \odot B) \\
B0 &= A'BBi' + A'B'Bi + A'BBi + ABBi \\
&= A'B + A'B'Bi + ABBi \\
&= A'B + Bi(AB \odot A'B')
\end{aligned}$$



8.3 KARŞILAŞTIRICI (Comparator)


Karşılaştırma devreleri, sayı gruplarını büyüklük, küçüklük ve eşitlik bakımından karşılaştıran mantıksal devrelerdir.

8.3.1 Birer Bitlik İki Sayının Karşılaştırılması


A ve B birer bitlik iki sayıdır. Tablo 8.5’de bu iki sayının karşılaştırılmasına ait doğruluk tablosu görülmektedir.

Tablo 8.5: Birer Bitlik İki Sayının Karşılaştırılmasına Ait Doğruluk Tablosu


A	B	A>B	B>A	A=B
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1



Şekil 8.15 : Karşılaştırıcı




Şekil 8.16 : Blok Şema



8.3 : İki Bitlik İki Sayıyı Karşılaştıran Simülâtör

8.4 ALU (Aritmetik Lojik Unit)



Şekil 8.17 : 74181 Lojik Sembolü 4- Bit

Kısaca ALU diye isimlendirilen Aritmetik ve Mantık Ünitesi değişik sayıda mantık ve aritmetik işlemleri gerçekleştirir. Şekil 8.17'de görülen 74181 ALU A ve B diye isimlendiren dört bitlik iki sayı üzerinde işlemleri gerçekleştirerek, sonucu dört bitlik F ve bir bitlik Cout elde çıkışı ile verir. A ve B sayıları üzerinde aritmetik işlem gerçekleştirmek için M girişi "0", mantıksal işlem gerçekleştirmek için ise M girişi "1" olmalıdır.


Tablo 8.6 : Fonksiyon Tablosu

Girişler				Fonksiyon	
S_3	S_1	S_2	S_0	M = 0 (aritmetik)	M = 1 (mantık)
0	0	0	0	$F = A$ artı 1 eksi CIN	$F = \bar{A}$
0	0	0	1	$F = A . B$ eksi 1 artı CIN	$F = \bar{A} + \bar{B}$
0	0	1	0	$F = A . \bar{B}$ eksi 1 artı CIN	$F = \bar{A} + B$
0	0	1	1	$F = 1111$ artı CIN	$F = 1111$
0	1	0	0	$F = A$ artı $(A + \bar{B})$ artı CIN	$F = \bar{A} . \bar{B}$
0	1	0	1	$F = A . B$ artı $(A + \bar{B})$ artı CIN	$F = \bar{B}$
0	1	1	0	$F = A$ eksi B eksi 1 artı CIN	$F = A \oplus \bar{B}$
0	1	1	1	$F = A + \bar{B}$ artı CIN	$F = A + B$
1	0	0	0	$F = A$ artı $(A + B)$ artı CIN	$F = \bar{A} . B$
1	0	0	1	$F = A$ artı B artı CIN	$F = A \oplus B$
1	0	1	0	$F = A . \bar{B}$ artı $(A+B)$ artı CIN	$F = B$
1	0	1	1	$F = A + B$ artı CIN	$F = A + B$
1	1	0	0	$F = A$ artı B artı CIN	$F = 0000$
1	1	0	1	$F = A . B$ artı A artı CIN	$F = A . \bar{B}$
1	1	1	0	$F = A . \bar{B}$ artı A artı CIN	$F = A . B$
1	1	1	1	$F = A$ artı CIN	$F = A$

74181 ALU tümleşik devresi 4'er bitlik iki sayı arasında Tablo 8.6 da görülen aritmetik ve mantık işlemlerini yapar. Bu tabloda görülen CIN, bir önceki devreden gelen elde girişidir.

Testler Bölümü

Öğrencilerin kendilerini sınamaları amacıyla hazırlanmış bir bölümdür. 9 Soru içerir. Bunlardan 6 tanesi çoktan seçmeli, 2 tanesi doğru-yanlış ve 1 tanesi eşleştirmeli soru tipindedir. Sonuçlar, öğrenci cevaplandığı anda bir diyalog penceresi içinde, cevap doğru ise “Tebrikler...”, yanlış ise “Hatalı Cevap!!!” şeklinde gözükecektir.




LOJİK DEVRELER-I


Soru: 1.

Sabit sinyal, sayısal signale bir örnektir.

Y
 D



AKADEMİK TAKVİM
KONULAR
LINKLER
REFERANSLAR
SSS (FAQ)
E-MAIL
TESTLER




LOJİK DEVRELER-I

Soru: 2

$(0.3125)_{10} = (?)_2$

1.1001
 0.0110
 0.0101
 0.0001




AKADEMİK TAKVİM
KONULAR
LINKLER
REFERANSLAR
SSS (FAQ)
E-MAIL
TESTLER



LOJİK DEVRELER I

SORU: 3

Lojik kapı şeklini sürükleyerek, ona ait olan tablo ile eşleştiriniz.



a)

Q	Q
0	1
1	0

b)

A	B	A+B=Q
0	0	0
0	1	1
1	0	1
1	1	1

c)

A	B	A·B=Q
0	0	0
0	1	0
1	0	0
1	1	1

Reset






LOJİK DEVRELER-I

SORU 4:

(6E88)₁₆ sayısının onlu sayı sistemindeki karşılığı hangisidir?

- A) 28296
- B) 48200
- C) 28297
- D) 28096



- [Akademik Takvim](#)
- [Kontular](#)
- [Linkler](#)
- [Referanslar](#)
- [SSS \(FAQ\)](#)
- [e-mail](#)
- [Testler](#)




LOJİK DEVRELER-I

SORU 5:

(101011)₂ sayısının onlu sayı sistemindeki karşılığı hangisidir?

- A) 45
- B) 53
- C) 43
- D) 24



- [Akademik Takvim](#)
- [Kontular](#)
- [Linkler](#)
- [Referanslar](#)
- [SSS \(FAQ\)](#)
- [e-mail](#)
- [Testler](#)




LOJİK DEVRELER-I

SORU 6:

(2311)₁₀ sayısının BCD kodu ile kodlanmış hali aşağıdakilerden hangisidir?

- A) 0001 0010 0010 0011
- B) 0101 0001 0010 0101
- C) 1110 1100 0001 0001
- D) 0010 0011 0001 0001



- Academics
- Takımı
- Konular
- Linkler
- Referanslar
- SSS (FAQ)
- E-mail
- Testler




LOJİK DEVRELER-I

SORU 7:

$F = (\bar{A} + C) (B + \bar{D})$ ifadesine sadeleştirilmiş hali aşağıdakilerden hangisidir?

- A) $F = A + B + C + D$
- B) $F = AB + CD$
- C) $F = AC + BD$
- D) $F = \bar{A}C + B\bar{D}$




- Academics
- Takımı
- Konular
- Linkler
- Referanslar
- SSS (FAQ)
- E-mail
- Testler





LOJİK DEVRELER - I


Arslan Çiğdem



ÖRNEK 5:

Güvenlik odasından, bir girişin 2 adet kapalı devre ışığı ya da kapalı cıva durumu denetlenmelidir. Her bir ışığın durumu güvenlik odasında bir led ile ve kapılar arızalıysa bir sesli edilecektir. Kapılar durum bilgiler tek hat üzerinden güvenlik odasına ulaştırılacaktır. Bunun için gerekli devre tasarımı yapılabildiği ve voltaj ölçer ile doğrulanmıştır. Aşağıda verilen tasarım doğru mudur?

- 1. Giriş
- 2. Çıkış
- 3. Giriş
- 4. Çıkış
- 5. Giriş
- 6. Çıkış
- 7. Giriş
- 8. Çıkış



Aysun ALTIKARDEŞ

Kişisel Bilgiler

- Medeni Hali : Evli
- Uyuşu : T.C.
- Doğum Yeri : İstanbul
- Doğum Tarihi : 05.07.1970

Eğitim Durumu

2001

Marmara Üniversitesi Fen Bilimleri Enstitüsü Elektronik- Bilgisayar Eğitimi Yüksek Lisans programı öğrencisi

- Tez konusu : Lojik Devreler Dersinin İnternet Tabanlı Simülatörlü Eğitimi
Danışman : Doç. Dr. Yılmaz ÇAMURCU

1993

Marmara Üniversitesi Teknik Eğitim Fakültesi Elektronik Bölümü mezunu

- Tez konusu : Programmed Calculations of Passive Microstrip Circuit Components, Graphical Design and Educational Simulation
Danışman : Doç. Dr. Macit GÜNEŞ

1988

Aydın Mimar Sinan Teknik Lisesi Elektronik Bölümü mezunu

İş Tecrübesi

- Marmara Üniversitesi Teknik Bilimler Meslek Yüksekokulu Bilgisayar Programcılığı Programı Araştırma Görevlisi (1999 -)
- Maltepe – Küçükalyalı Endüstri Meslek Lisesi Elektronik Bölümü Öğretmeni (1997-1999)
- Aydın Mimar Sinan Endüstri Meslek Lisesi Elektronik Bölümü Öğretmeni (1994-1997)

Katıldığı Kurslar ve Seminerler

Macromedia Eğitim Araçları Sertifikası

Bahçeşehir Üniversitesi "WEB Tabanlı Eğitim Hazırlama ve Sunma Kursu Başarı Belgesi

Cisco Networking Academy I.Kur başarıyla tamamlandı.

Javaday 99 " Etki – İnternet ve Yerel Ağ Üzerinden Bilgisayar Etkileşimine Dayalı Eğitim Sistemi" semineri katılım belgesi

KOSGEB "ISO 9000 Çalıştayı " semineri katılım belgesi

Yabancı Dil

İngilizce - İyi



**T.C. YÜKSEKÖĞRETİM KURULU
DOKÜMANTASYON MERKEZİ**