

**T.C.  
PAMUKKALE ÜNİVERSİTESİ  
FEN BİLİMLERİ ENSTİTÜSÜ  
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI**

**CFOA TABANLI İMMİTTANS FONKSİYON  
SİMULATÖRLERİN TASARIMLARI VE BENZETİMLERİ**

**YÜKSEK LİSANS TEZİ**

**MEHMET DOĞAN**

**DENİZLİ, ARALIK - 2019**

**T.C.**  
**PAMUKKALE ÜNİVERSİTESİ**  
**FEN BİLİMLERİ ENSTİTÜSÜ**  
**ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI**



**CFOA TABANLI İMMİTTANS FONKSİYON**  
**SİMULATÖRLERİN TASARIMLARI VE BENZETİMLERİ**

**YÜKSEK LİSANS TEZİ**

**MEHMET DOĞAN**

**DENİZLİ, ARALIK - 2019**

## KABUL VE ONAY SAYFASI

MEHMET DOĞAN tarafından hazırlanan “CFOA TABANLI İMMİTTANS FONKSİYON SİMULATÖRLERİN TASARIMLARI VE BENZETİMLERİ” adlı tez çalışmasının savunma sınavı 06.12.2019 tarihinde yapılmış olup aşağıda verilen jüri tarafından oy birliği ile Pamukkale Üniversitesi Fen Bilimleri Enstitüsü Elektrik-Elektronik Mühendisliği Anabilim Dalı Yüksek Lisans Tezi olarak kabul edilmiştir.

Jüri Üyeleri

İmza

Danışman  
Prof. Dr. Erkan YÜCE




Üye  
Doç. Dr. Halil ALPASLAN



Üye  
Doç. Dr. Abdullah YEŞİL



Pamukkale Üniversitesi Fen Bilimleri Enstitüsü Yönetim Kurulu'nun  
11.12.2019 tarih ve 49/15 sayılı kararıyla onaylanmıştır.



Prof. Dr. Uğur YÜCEL

Fen Bilimleri Enstitüsü Müdürü

**Bu tezin tasarımı, hazırlanması, yürütülmesi, arařtırmalarının yapılması ve bulgularının analizlerinde bilimsel etięe ve akademik kurallara özenle riayet edildiđini; bu alıřmanın dođrudan birincil ürünü olmayan bulguların, verilerin ve materyallerin bilimsel etięe uygun olarak kaynak gösterildiđini ve alıntı yapılan alıřmalara atfedildiđine beyan ederim.**

M. Doy

**MEHMET DOĐAN**

## ÖZET

### CFOA TABANLI İMMİTTANS FONKSİYON SİMULATÖRLERİN TASARIMLARI VE BENZETİMLERİ

YÜKSEK LİSANS TEZİ

MEHMET DOĞAN

PAMUKKALE ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ  
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI  
(TEZ DANIŞMANI: PROF. DR. ERKAN YÜCE)

DENİZLİ, ARALIK - 2019

İlk olarak bu tez çalışmasında, tasarımlarda kullanılan ikinci nesil akım taşıyıcı, eviren tip birim kazançlı yükselteç, eviren tip birim kazançlı gerilim yükseltici ile sonlandırılmış ikinci nesil akım taşıyıcı ve akım geri beslemeli işlemsel yükselteç elemanları hakkında yeterli düzeyde temel bilgiler verilmiştir.

Ardından bu çalışmada tasarlanan, bir ucu topraklanmış endüktans simülatörleri (üç adet bir ucu topraklanmış negatif endüktans simülatörü ve iki adet bir ucu topraklanmış pozitif endüktans simülatörü olmak üzere) sunulmuştur. Buna ek olarak sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin bant geçiren süzgeç uygulamaları da yapılmıştır. Sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilmiş, 0.13  $\mu\text{m}$  Uluslararası İş Makineleri Şirketi (IBM) teknoloji parametreleri kullanılarak SPICE programında gerçekleştirilmiştir. Ayrıca sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörün zaman ortamındaki deneyi yapılmış ve elde edilen sonuçlar sunulmuştur.

Daha sonra tasarlanan bir ucu topraklanmış kapasite çarpanları (iki adet bir ucu topraklanmış negatif kapasite çarpanı ve iki adet bir ucu topraklanmış pozitif kapasite çarpanı olmak üzere) sunulmuştur. Ele alınan birinci bir ucu topraklanmış pozitif kapasite çarpanının simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilmiş, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak, ele alınan ikinci bir ucu topraklanmış pozitif kapasite çarpanının simülasyonları ise DC simetrik güç kaynağı gerilimleri  $\pm 9$  V olarak ayarlanmış, AD844 modeli kullanılarak SPICE programında yapılmıştır. Buna ek olarak, sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının zaman ortamındaki deneyi yapılmış ve elde edilen sonuçlar grafiksel olarak sunulmuştur.

Tasarlanan devrelerin performansı ve çalışabilir olduğu yapılan simülasyonlar ve deneyler neticesinde görülmektedir.

**ANAHTAR KELİMELER:** CFOA, endüktans simülatörü, kapasite çarpanı, AD844

# **ABSTRACT**

## **DESIGNS AND SIMULATIONS OF THE CFOA BASED IMMITTANCE FUNCTION SIMULATORS**

**MSC THESIS**

**MEHMET DOĞAN**

**PAMUKKALE UNIVERSITY INSTITUTE OF SCIENCE**

**ELECTRICAL AND ELECTRONICS ENGINEERING**

**(SUPERVISOR: PROF. DR. ERKAN YUCE)**

**DENİZLİ, DECEMBER 2019**

Firstly, second-generation current conveyor, unity gain inverting amplifier, plus-type second-generation current conveyor with unity gain inverting amplifier and current feedback operational amplifier are introduced in this thesis.

Secondly, simulated grounded inductors (three simulated negative grounded inductors and two simulated positive grounded inductors) are designed. In addition to this, band-pass filter applications of the proposed simulated positive grounded inductors are performed. Simulations of the proposed simulated positive grounded inductors are performed through SPICE program where 0.13  $\mu\text{m}$  international business machines (IBM) technology parameters are used. DC symmetrical power supply voltages are chosen as  $\pm 0.75$  V. Furthermore, an experiment in time domain for the first proposed grounded positive simulated inductor is made.

Then, grounded capacitance multipliers (two grounded negative capacitance multipliers and two grounded positive capacitance multipliers) are designed. Simulations of the first grounded positive capacitance multiplier are performed via SPICE program using 0.13  $\mu\text{m}$  IBM technology parameters in which DC symmetrical power supply voltages are selected as  $\pm 0.75$  V. Similarly, simulations of the second grounded positive capacitance multiplier are performed also through SPICE program where AD844 model is used. Further, DC symmetrical power supply voltages are chosen as  $\pm 9$  V. An experiment in time domain for the second proposed grounded capacitance multiplier is made.

The results of many SPICE simulations and the experimental test show that performances of the proposed circuits are good.

**KEYWORDS:** CFOA, simulated inductor, capacitance multiplier, AD844

# İÇİNDEKİLER

Sayfa

ÖZET.....	i
ABSTRACT .....	ii
İÇİNDEKİLER .....	iii
ŞEKİL LİSTESİ.....	iv
TABLO LİSTESİ .....	vii
SEMBOL LİSTESİ.....	viii
KISALTMALAR .....	ix
ÖNSÖZ.....	x
1. GİRİŞ.....	1
2. AKIM MODLU AKTİF CİHAZLAR.....	5
2.1 İkinci Nesil Akım Taşıyıcı (CCII).....	5
2.2 Eviren Tip Birim Kazançlı Yükselteç (IB).....	6
2.3 Eviren Tip Birim Kazançlı Gerilim Yükseltici ile Sonlandırılmış CCII+ (IBCCII+).....	7
2.4 Akım Geri Beslemeli İşlemsel Yükselteç (CFOA).....	8
2.4.1 Eviren Tip CFOA.....	9
2.4.2 Evirmeyen tip CFOA .....	10
3. TASARLANAN BİR UCU TOPRAKLANMIŞ ENDÜKTANS SİMÜLATÖRLERİ .....	12
3.1 Tasarlanan Bir Ucu Topraklanmış Negatif Endüktans Simülatörleri. 12	
3.2 Tasarlanan Bir Ucu Topraklanmış Pozitif Endüktans Simülatörleri.. 16	
4. TASARLANAN BİR UCU TOPRAKLANMIŞ KAPASİTE ÇARPANLARI.....	33
4.1 Tasarlanan Bir Ucu Topraklanmış Negatif Kapasite Çarpanları.....	33
4.2 Tasarlanan Bir Ucu Topraklanmış Pozitif Kapasite Çarpanları .....	35
5. SONUÇ VE ÖNERİLER .....	42
6. KAYNAKLAR.....	43
7. ÖZGEÇMİŞ .....	49

## ŞEKİL LİSTESİ

Sayfa

Şekil 2.1: Çift çıkışlı CCII'nin sembolü.....	5
Şekil 2.2: Bir IB'nin sembolü. ....	6
Şekil 2.3: Bir IB'nin içyapısı. ....	6
Şekil 2.4: Bir IBCCII+'ın sembolü.....	7
Şekil 2.5: Bir IBCCII+'ın MOS transistör tabanlı içyapısı. ....	7
Şekil 2.6: CFOA'nın sembolü. ....	8
Şekil 2.7: Eviren tip CFOA'nın sembolü. ....	9
Şekil 2.8: Eviren tip CFOA'nın MOS transistör tabanlı içyapısı. ....	10
Şekil 2.9: Evirmeyen tip CFOA'nın sembolü.....	11
Şekil 2.10: Evirmeyen tip CFOA'nın MOS transistör tabanlı içyapısı. ....	11
Şekil 3.1: Sunulan birinci bir ucu topraklanmış negatif endüktans simülatörü. 13	
Şekil 3.2: Sunulan ikinci bir ucu topraklanmış negatif endüktans simülatörü.. 14	
Şekil 3.3: Sunulan üçüncü bir ucu topraklanmış negatif endüktans simülatörü.....	15
Şekil 3.4: Sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörü. 16	
Şekil 3.5: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün girişine, 150 $\mu$ A tepe genliğine ve 2 MHz frekansa sahip üçgen dalga işaret uygulandığında çıkışta elde edilen kare dalga cevabı. 17	
Şekil 3.6: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün empedansının faz ve genlik cevabı.....	18
Şekil 3.7: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.....	18
Şekil 3.8: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.....	19
Şekil 3.9: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün DC simetrik güç kaynağı gerilimlerinin değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı. ....	19
Şekil 3.10: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün sıcaklığının değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı. ....	20
Şekil 3.11: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün çeşitli sıcaklık ve DC simetrik güç kaynağı gerilim varyasyonlarına göre çalışma durumları. ....	21
Şekil 3.12: Şekil 2.5'teki IBCCII+'ın içyapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 değiştirilmesiyle yapılan uyumsuzluk analizi sonucu elde edilen empedansın faz ve genlik cevabı. ....	21
Şekil 3.13: Bir ucu topraklanmış pozitif endüktans simülatörün bant geçiren süzgeç örneği.....	22
Şekil 3.14: Şekil 3.13'teki bant geçiren süzgeç örneğinin kazanç cevabının simülasyon ve ideal durumu.....	23
Şekil 3.15: Şekil 3.13'teki bant geçiren süzgeç örneğinin pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen kazanç cevabı.....	23

Şekil 3.16: Şekil 3.13'teki bant geçiren süzgeç örneğinin MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen kazanç cevabı.....	23
Şekil 3.17: Şekil 3.13'teki bant geçiren süzgeç örneğinin giriş ve ilgili çıkış gürültüleri.....	24
Şekil 3.18: Şekil 3.13'teki bant geçiren süzgece uygulanan giriş gerilim tepe değerlerine karşı toplam harmonik bozulma varyasyonları.....	24
Şekil 3.19: İki adet AD844 ve iki adet direnç ile gerçekleştirilen IBCCII+ .....	25
Şekil 3.20: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülasyonunun zaman ortamındaki deney sonucu.....	25
Şekil 3.21: Sunulan ikinci bir ucu topraklanmış pozitif endüktans simülasyonu.....	26
Şekil 3.22: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun girişine, 200 $\mu$ A tepe genliğine ve 2 MHz frekansa sahip sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı.....	27
Şekil 3.23: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun empedansının faz ve genlik cevabı.....	28
Şekil 3.24: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun pasif eleman değerlerinin % 10 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.....	28
Şekil 3.25: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.....	28
Şekil 3.26: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun DC simetrik güç kaynağı gerilimlerinin değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.....	29
Şekil 3.27: Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülasyonunun sıcaklığının değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.....	29
Şekil 3.28: Şekil 2.8'deki eviren tip CFOA'nın içyapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 değiştirilmesiyle yapılan uyumsuzluk analizi sonucu elde edilen empedansın faz ve genlik cevabı.....	29
Şekil 3.29: Şekil 3.13'teki bant geçiren süzgeç örneğinin kazanç cevabının simülasyon ve ideal durumu.....	30
Şekil 3.30: Şekil 3.13'teki bant geçiren süzgeç örneğinin pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen kazanç cevabı.....	31
Şekil 3.31: Şekil 3.13'teki bant geçiren süzgeç örneğinin MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen kazanç cevabı.....	31
Şekil 3.32: Şekil 3.13'teki bant geçiren süzgeç örneğinin giriş ve çıkış gürültüleri.....	31
Şekil 3.33: Şekil 3.13'teki bant geçiren süzgece uygulanan giriş gerilim tepe değerlerine karşı toplam harmonik bozulma varyasyonları.....	32
Şekil 4.1: Sunulan birinci bir ucu topraklanmış negatif kapasite çarpanı.....	34
Şekil 4.2: Sunulan ikinci bir ucu topraklanmış negatif kapasite çarpanı.....	35
Şekil 4.3: Sunulan birinci bir ucu topraklanmış pozitif kapasite çarpanı.....	36

Şekil 4.4: Şekil 4.3'teki bir ucu topraklanmış pozitif kapasite çarpanının girişine, 200 $\mu$ A tepe genliğine ve 1 MHz frekansa sahip sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı.	37
Şekil 4.5: Şekil 4.3'teki bir ucu topraklanmış pozitif kapasite çarpanının empedansının faz ve genlik cevabı.....	37
Şekil 4.6: Sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanı.....	38
Şekil 4.7: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının girişine, 500 $\mu$ A tepe genliğine ve 100 kHz frekansa sahip sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı.	39
Şekil 4.8: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının empedansının faz ve genlik cevabı.....	39
Şekil 4.9: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.....	40
Şekil 4.10: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının farklı kapasite değerleri için AC analizi.....	40
Şekil 4.11: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının farklı $R_2$ değerleri için AC analizi.....	40
Şekil 4.12: Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının zaman ortamında yapılan deney sonucu.....	41

## TABLO LİSTESİ

### Sayfa

Tablo 2.1: IBCCII+'ın MOS transistör en boy oranları. ....	8
Tablo 2.2: Eviren tip CFOA'nın MOS transistör en boy oranları. ....	10
Tablo 2.3: Evirmeyen tip CFOA'nın MOS transistör en boy oranları. ....	11



## SEMBOL LİSTESİ

<b>A</b>	:	Amper
<b>V</b>	:	Volt
<b>Hz</b>	:	Hertz
<b>dB</b>	:	Desibel
<b>F</b>	:	Farad
<b><math>\Omega</math></b>	:	Ohm
<b>H</b>	:	Henry
<b>s</b>	:	Saniye
<b><i>I</i></b>	:	Akım
<b><i>V</i></b>	:	Gerilim
<b><i>Z</i></b>	:	Empedans
<b><i>R</i></b>	:	Direnç
<b><i>C</i></b>	:	Kapasitör
<b><i>L</i></b>	:	Bobin
<b><i>f<sub>o</sub></i></b>	:	Rezonans frekansı
<b><i>Q</i></b>	:	Kalite faktörü

## KISALTMALAR

<b>MOS</b>	:	Metal oksit yarıiletken
<b>NMOS</b>	:	N tipi metal oksit yarıiletken
<b>PMOS</b>	:	P tipi metal oksit yarıiletken
<b>THD</b>	:	Toplam harmonik bozulma
<b>IBM</b>	:	Uluslararası iş makineleri şirketi
<b>MC</b>	:	Monte Carlo
<b>CCI</b>	:	Birinci nesil akım taşıyıcı
<b>CCII</b>	:	İkinci nesil akım taşıyıcı
<b>CCII+</b>	:	Pozitif tipli ikinci nesil akım taşıyıcı
<b>CCII-</b>	:	Negatif tipli ikinci nesil akım taşıyıcı
<b>DXCCII</b>	:	Çift X uçlu ikinci nesil akım taşıyıcı
<b>IB</b>	:	Eviren tip birim kazançlı yükseltec
<b>VF</b>	:	Gerilim takipçisi
<b>OA</b>	:	İşlemsel yükseltec
<b>OTA</b>	:	İşlemsel geçiş iletkenliği yükseltec
<b>CFOA</b>	:	Akım geri beslemeli işlemsel yükseltec
<b>MCFOA</b>	:	Standart iç yapısından yeniden düzenlenmiş CFOA
<b>IBCCII+</b>	:	Eviren tip birim kazançlı gerilim yükseltec ile sonlandırılmış CCII+

## ÖNSÖZ

Gerek lisans eğitimi gerekse yüksek lisans eğitimi ve tez sürecimde, ilgi ve desteğini esirgemeyen, engin bilgi ve tecrübelerinden yararlandığım, uluslararası literatürle rekabet eden araştırma ve çalışmalarıyla, çalışmamı bilimsel temeller ışığında şekillendiren danışmanım Prof. Dr. Erkan Yüce'ye minnet ve teşekkürlerimi sunarım. Ayrıca tez çalışma sürecimde bilgilerinden faydalandığım Doç. Dr. Halil Alpaslan'a, Dr. Öğr. Üyesi Serdar Tez'e ve Dr. Öğr. Üyesi Fırat Yücel'e teşekkürü bir borç bilirim.

Yaşamım boyunca, her zaman varlıklarını yanımda hissettiğim, zorluklarla karşılaştığımda bana tecrübeleri ile yol gösteren aileme de sonsuz teşekkürler ederim.

# 1. GİRİŞ

Akım modlu bir eleman olan akım geri beslemeli işlemsel yükselteç (CFOA) gerilim modlu bir eleman olan işlemsel yükselteç (OA) ile karşılaştırıldığında bazı potansiyel üstünlüklere sahiptir. CFOA elemanı OA elemanından daha doğrusal, daha bant genişliğine sahip, daha az sayıda elemanla tasarlanabilir ve dinamik aralığı da daha geniştir (Ferri ve Guerrini 2003).

İlk kez 1968 yılında Smith ve Sedra tarafından birinci nesil akım taşıyıcı (CCI) önerilmiştir (Smith ve Sedra 1968). Ardından 1970 yılında Sedra ve Smith CCI'a nazaran daha kullanışlı bir akım taşıyıcı olan ikinci nesil akım taşıyıcısını (CCII) geliştirmişlerdir (Sedra ve Smith 1970).

CFOA elemanı iki adet pozitif tipli CCII (CCII+) kullanılarak kolayca oluşturulabilmektedir. Ayrıca CFOA elemanı, ticari olarak mevcut olan AD844 ile uygulama devreleri gerçekleştirilebilir.

Entegre devrede büyük yer kaplayan, diğer bileşenlerden daha fazla parazitli gürültü içeren ve yüksek düzeyde manyetik enerji yayan bobin elemanı, elektronik devrelerde çeşitli birçok problemlerin kaynağıdır (Abuelma'atti 2012, Abuelma'atti 2016, Alpaslan ve Yuce 2015, Arora ve Gupta 2017, Basak ve Kacar 2018, Bhaskar ve Senani 2013, Cicekoglu 1998, Cicekoglu 1998, Cicekoglu ve diğ. 2011, Dogan ve Yuce 2018, Dogan ve Yuce 2019, Fabre 1992, Fabre ve Alami 1995, Kacar ve Kuntman 2011, Keskin 2005, Liu ve Hwang 1994, Nandi 1977, Nandi 1978, Said ve diğ. 2011, Said ve diğ. 2014, Sedra ve Smith 1970, Senani 1978, Senani 1998, Senani ve Bhaskar 2012, Soliman 1978, Soliman 1978, Soliman 1996, Toker ve diğ. 1999, Yuce 2008, Yuce 2009, Yuce ve Cicekoglu 2006, Yuce ve Minaei 2008, Yuce ve Minaei 2009, Yuce ve Minaei 2017). Bu problemlerden ve entegre devrelerde imalat maliyetlerinin düşürülmesi için bobin elemanı yerine endüktans simülatörleri kullanılmaktadır. CFOA tabanlı endüktans simülatörleri, genel olarak bir ucu topraklanmış (Abuelma'atti 2012, Alpaslan ve Yuce 2015, Arora ve Gupta 2017, Basak ve Kacar 2018, Dogan ve Yuce 2018, Dogan ve Yuce 2019, Fabre 1992, Kacar ve Kuntman 2011, Keskin 2005, Liu ve Hwang 1994, Said ve diğ. 2011,

Soliman 1996, Toker ve diğ. 1999, Yuce 2009, Yuce ve Minaei 2008, Yuce ve Minaei 2009, Yuce ve Minaei 2017) ve yüzen tip (Abuelma'atti 2016, Bhaskar ve Senani 2013, Said ve diğ. 2011, Said ve diğ. 2014, Senani 1998, Senani ve Bhaskar 2012) endüktans simülatörleri olmak üzere iki şekilde gruplandırılabilir. Ayrıca, CFOA tabanlı endüktans simülatörleri bir ucu topraklanmış pozitif kayıpsız endüktans simülatörleri (Alpaslan ve Yuce 2015, Dogan ve Yuce 2018, Dogan ve Yuce 2019, Fabre 1992, Said ve diğ. 2011, Soliman 1996, Toker ve diğ. 1999, Yuce 2009, Yuce ve Minaei 2008, Yuce ve Minaei 2009, Yuce ve Minaei 2017), bir ucu topraklanmış negatif kayıpsız endüktans simülatörleri (Abuelma'atti 2012, Basak ve Kacar 2018, Kacar ve Kuntman 2011, Keskin 2005) ve bir ucu topraklanmış kayıplı endüktans simülatörleri (Abuelma'atti 2012, Alpaslan ve Yuce 2015, Arora ve Gupta 2017, Basak ve Kacar 2018, Dogan ve Yuce 2018, Kacar ve Kuntman 2011, Liu ve Hwang 1994, Soliman 1996, Yuce 2009) olmak üzere üç gruba da ayrılabilir. CFOA tabanlı sunulan bir ucu topraklanmış endüktans simülatörlerin bazısı (Yuce ve Minaei 2009) aktif eleman olarak üç tane CFOA içermektedir. Bazısında ise (Toker ve diğ. 1999) CFOA'nın X ve W uçlarına seri bir kondansatör bağlıdır ve böyle tasarımların yüksek frekans performansları sınırlıdır (Yuce ve Minaei 2008).

Büyük değerli kondansatörler entegre devrelerde oldukça fazla yer kaplamaktadırlar. Bu yüzden entegre devrelerde, küçük değerli kapasitans değerlerinden büyük değerli kapasitans değerleri elde edebilmek için tasarlanan kapasite çarpanları kullanılarak hem maliyet hem de entegre içi kapladığı yer açısından verimli sonuçlar elde edilir (Ahmed ve diğ. 1995, Al-Absi ve Abuelma'atti 2018, Al-Absi ve diğ. 2017, Alaybeyoglu 2018, Alaybeyoglu ve Kuntman 2019, Birolek ve diğ. 2019, Khan ve Ahmed 1986, Khan ve diğ. 2002, Lahiri ve Gupta 2011, Myderrizi ve Zeki 2014, Padilla-Cantoya ve Furth 2015, Said ve diğ. 2011, Toker ve diğ. 1999, Verma ve diğ. 2019, Yesil ve diğ. 2017, Yuce ve Minaei 2008). Günümüze kadar kapasite çarpanları metal oksit yarıiletken (MOS) transistörler (Al-Absi ve diğ. 2017), işlemsel geçiş iletkenliği yükselteçleri (OTA) (Ahmed ve diğ. 1995, Al-Absi ve Abuelma'atti 2018, Alaybeyoglu 2018, Alaybeyoglu ve Kuntman 2019, Birolek ve diğ. 2019, Khan ve Ahmed 1986, Padilla-Cantoya ve Furth 2015), CCII'lar (Yesil ve diğ. 2017), CFOA'lar (Al-Absi ve Abuelma'atti 2018, Khan ve diğ. 2002, Lahiri ve Gupta 2011, Said ve diğ. 2011, Toker ve diğ. 1999, Verma ve diğ. 2019), çift X uçlu ikinci nesil akım taşıyıcı (DXCCII)'lar (Myderrizi ve Zeki

2014), standart iç yapısından yeniden düzenlenmiş CFOA (MCFOA)'lar (Yuce ve Minaei 2008) vb gibi çeşitli aktif elemanlarla tasarlanmıştır. OTA içeren kapasite çarpanların yüksek frekans performansları sınırlıdır (Fabre ve diğ. 1996). CFOA tabanlı sunulan bazı kapasite çarpanlarında (Al-Absi ve Abuelma'atti 2018, Khan ve diğ. 2002, Lahiri ve Gupta 2011) CFOA'nın X veya W ucuna seri bir kondansatör gelmektedir ki bu durumda yüksek performansları sınırlıdır (Yuce ve Minaei 2008). CFOA tabanlı sunulan bazı kapasite çarpanları ise (Khan ve diğ. 2002, Said ve diğ. 2011, Verma ve diğ. 2019) yüzen kondansatör içermektedir dolayısıyla tümleşik devre tasarımına uygun değildir.

Bu tez çalışmasında giriş bölümünde literatür araştırması yapılırken ikinci bölümde ise tasarımlarda kullanılan CCII, eviren tip birim kazançlı yükselteç (IB), eviren tip birim kazançlı gerilim yükselteci ile sonlandırılmış CCII+ (IBCCII+) ve CFOA elemanları hakkında, yeterli olacak şekilde temel bilgiler verilmiştir.

Üçüncü bölümde tasarlanmış, üç adet bir ucu topraklanmış negatif endüktans simülatörü ve iki adet bir ucu topraklanmış pozitif endüktans simülatörü sunulmuştur. Ayrıca sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin bant geçiren süzgeç uygulamaları da yapılmıştır. Ele alınan bir ucu topraklanmış pozitif endüktans simülatörlerin simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM (Uluslararası İş Makineleri Şirketi) (Yuce 2017) teknoloji parametreleri kullanılarak SPICE programında gerçekleştirilmiştir. Ayrıca sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörün zaman ortamındaki deneyi yapılmış ve grafiksel sonuçları sunulmuştur.

Dördüncü bölümde tasarlanmış, iki adet bir ucu topraklanmış negatif kapasite çarpanı ve iki adet bir ucu topraklanmış pozitif kapasite çarpanı sunulmuştur. Ele alınan birinci bir ucu topraklanmış pozitif kapasite çarpanının simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak SPICE programında yapılmıştır. Sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının frekans ve zaman ortamındaki davranışını göstermek amacıyla, DC simetrik güç kaynağı gerilimleri  $\pm 9$  V olarak ayarlanarak, AD844 modeli kullanılarak SPICE programında simülasyonları gerçekleştirilmiştir. Buna ek olarak, sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının zaman ortamındaki deneyi yapılmış ve grafiksel sonuçları sunulmuştur.

Son olarak tasarlanan bir ucu topraklanmış endüktans simülatörlerin ve kapasite çarpanların entegre devre teknolojisinde çeşitli alanlarda kullanılabileceği sonuç ve öneriler kısmında ifade edilmiştir.




## 2. AKIM MODLU AKTİF CİHAZLAR

### 2.1 İkinci Nesil Akım Taşıyıcı (CCII)

Dört terminale sahip olan çift çıkışlı CCII'nin sembolü Şekil 2.1'de gösterilmiştir. Giriş ve çıkış terminalleri arasındaki matematiksel ilişki matris formunda Denklem (2.1)'de verilmiştir.

Burada, Z- terminali topraklanırsa, pozitif tipli CCII (CCII+) elde edilirken Z+ terminali topraklanırsa, negatif tipli CCII (CCII-) elde edilir. Denklem (2.1)'deki CCII bağıntıları incelendiğinde  $V_X$  geriliminin  $V_Y$  gerilimine eşit olduğu görülür.  $I_Y$  giriş akımı sıfırdır dolayısıyla Y ucu sonsuz giriş empedansı gösterir.



Şekil 2.1: Çift çıkışlı CCII'nin sembolü.

$$\begin{bmatrix} I_Y \\ V_X \\ I_{Z+} \\ I_{Z-} \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & 0 \\ \beta & 0 & 0 & 0 \\ 0 & \alpha & 0 & 0 \\ 0 & -\gamma & 0 & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ I_X \\ V_{Z+} \\ V_{Z-} \end{bmatrix} \quad (2.1)$$


Burada,  $\beta$  frekansa bağımlı ideal olmayan gerilim kazancı olup ideal olarak bire eşittir. Frekansa bağımlı ideal olmayan akım kazançları olan  $\alpha$  ve  $\gamma$  ideal olarak bire eşitlerdir.

## 2.2 Eviren Tip Birim Kazançlı Yükselteç (IB)


IB'nin sembolü Şekil 2.2'de ve ideal içyapısı da Şekil 2.3'te verilmiştir. IB aşağıdaki matris denklemleriyle ifade edilir.

$$\begin{bmatrix} I_Y \\ V_X \end{bmatrix} = \begin{bmatrix} 0 & 0 \\ -\beta & 0 \end{bmatrix} \begin{bmatrix} V_Y \\ I_X \end{bmatrix} \quad (2.2)$$

Denklem (2.2)'e ek olarak,  $I_X$  akımı keyfidir yani X ucuna bağlanan yüke göre akımın değeri değişir. Ayrıca, Şekil 2.3'teki  $R_{in}$  ideal olarak sonsuzdur.



Şekil 2.2: Bir IB'nin sembolü.




Şekil 2.3: Bir IB'nin içyapısı.

### 2.3 Eviren Tip Birim Kazançlı Gerilim Yükseltici ile Sonlandırılmış CCII+ (IBCCII+)


Bir IBCCII+, CCII+'ın Z+ ucuna bir IB eklenmesiyle oluşturulur. IBCCII+'ın sembolü ve içyapısı (Arslan ve Morgul 2008) sırasıyla Şekil 2.4 ve 2.5'te gösterilmiştir. IBCCII+ aşağıdaki matris denklemleriyle ifade edilir.

$$\begin{bmatrix} V_X \\ I_Y \\ I_Z \\ V_W \end{bmatrix} = \begin{bmatrix} \beta & 0 & 0 \\ 0 & 0 & 0 \\ 0 & \alpha & 0 \\ 0 & 0 & -\eta \end{bmatrix} \begin{bmatrix} V_Y \\ I_X \\ V_Z \end{bmatrix} \quad (2.3)$$

Burada,  $\eta$  frekansa bağımlı ideal olmayan gerilim kazancıdır ve ideal olarak birine eşittir.



Şekil 2.4: Bir IBCCII+'ın sembolü.



Şekil 2.5: Bir IBCCII+'ın MOS transistör tabanlı içyapısı (Arslan ve Morgul 2008).


Şekil 2.5'te gösterilen IBCCII+'ın iç yapısında kullanılan MOS transistörlerin en (W) boy (L) oranları Tablo 2.1'de verilmiştir.

**Tablo 2.1:** IBCCII+'ın MOS transistör en boy oranları.

PMOS Transistörler	W ( $\mu\text{m}$ ) / L ( $\mu\text{m}$ )
M <sub>1</sub> , M <sub>2</sub> , M <sub>3</sub> , M <sub>4</sub> , M <sub>5</sub> , M <sub>8</sub> , M <sub>9</sub>	65 / 0.52
M <sub>11</sub>	130 / 0.52
NMOS Transistörler	
M <sub>6</sub>	65 / 0.52
M <sub>7</sub> , M <sub>10</sub> , M <sub>14</sub> , M <sub>15</sub> , M <sub>16</sub>	26 / 0.52
M <sub>12</sub> , M <sub>13</sub>	39 / 0.52
M <sub>17</sub> , M <sub>18</sub>	195 / 0.52

#### 2.4 Akım Geri Beslemeli İşlemsel Yükselteç (CFOA)

CFOA'nın sembolü Şekil 2.6'da verilmiştir. Şekil 2.6'da verilen CFOA'nın giriş ve çıkış terminalleri arasındaki matematiksel ilişki matris formunda ideal durum için Denklem (2.4)'te verilmiştir. Toplam dört terminali olan, akım taşıyıcı ve gerilim tamponundan oluşan CFOA genel olarak eviren tip CFOA ve evirmeyen tip CFOA olarak iki grupta incelenebilir. Bunların yanında bir de standart iç yapısından yeniden düzenlenmiş CFOA (MCFOA) vardır.



**Şekil 2.6:** CFOA'nın sembolü.

$$\begin{bmatrix} V_x \\ I_y \\ I_z \\ V_w \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 0 & 0 \\ 0 & \pm 1 & 0 \\ 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} V_y \\ I_x \\ V_z \end{bmatrix} \quad (2.4)$$


Burada,  $I_z = I_x$  seçilirse evirmeyen tip CFOA,  $I_z = -I_x$  seçilirse eviren tip CFOA elde edilir.

#### 2.4.1 Eviren Tip CFOA


İki tane AD844 ile gerçekleştirilebilen eviren tip CFOA, bir CCII-'nin Z ucuna bir gerilim takipçisi (VF) eklenmesiyle oluşturulur. Eviren tip CFOA'nın sembolü ve MOS transistör tabanlı iç yapısı sırasıyla Şekil 2.7 ve 2.8'de gösterilmiştir. Eviren tip CFOA'nın giriş ve çıkış terminalleri arasındaki matematiksel ilişki aşağıdaki matris formunda verilmiştir.

$$\begin{bmatrix} V_x \\ I_y \\ I_z \\ V_w \end{bmatrix} = \begin{bmatrix} \beta & 0 & 0 \\ 0 & 0 & 0 \\ 0 & -\gamma & 0 \\ 0 & 0 & \eta \end{bmatrix} \begin{bmatrix} V_y \\ I_x \\ V_z \end{bmatrix} \quad (2.5)$$

Şekil 2.8'de gösterilen eviren tip CFOA'nın iç yapısında kullanılan MOS transistörlerin W/L oranları Tablo 2.2'de verilmiştir.



Şekil 2.7: Eviren tip CFOA'nın sembolü.



Şekil 2.8: Eviren tip CFOA'nın MOS transistör tabanlı içyapısı (Arslan ve Morgül 2008).


Tablo 2.2: Eviren tip CFOA'nın MOS transistör en boy oranları.

PMOS Transistörler	$W (\mu\text{m}) / L (\mu\text{m})$
M <sub>1</sub> , M <sub>2</sub> , M <sub>3</sub> , M <sub>4</sub> , M <sub>5</sub> , M <sub>8</sub> , M <sub>9</sub> , M <sub>17</sub> , M <sub>18</sub> , M <sub>19</sub> , M <sub>20</sub> , M <sub>23</sub> , M <sub>24</sub> , M <sub>31</sub> , M <sub>32</sub>	39 / 0.52
M <sub>11</sub> , M <sub>26</sub>	195 / 0.52
NMOS Transistörler	$W (\mu\text{m}) / L (\mu\text{m})$
M <sub>6</sub> , M <sub>21</sub>	97.5 / 0.52
M <sub>7</sub> , M <sub>10</sub> , M <sub>12</sub> , M <sub>13</sub> , M <sub>14</sub> , M <sub>15</sub> , M <sub>16</sub> , M <sub>22</sub> , M <sub>25</sub> , M <sub>27</sub> , M <sub>28</sub> , M <sub>29</sub> , M <sub>30</sub> , M <sub>33</sub> , M <sub>34</sub>	13 / 0.52


## 2.4.2 Evirmeyen tip CFOA

Evirmeyen tip CFOA, bir CCII+'ın Z ucuna bir VF eklenmesiyle oluşturulur. Evirmeyen tip CFOA bir adet AD844 kullanılarak oluşturulabilir. Sembölü ve MOS transistör tabanlı içyapısı sırasıyla Şekil 2.9 ve 2.10'da gösterilen evirmeyen tip CFOA'nın giriş ve çıkış terminalleri arasındaki matematiksel ilişki aşağıdaki matris formunda verilmiştir.

$$\begin{bmatrix} V_X \\ I_Y \\ I_Z \\ V_W \end{bmatrix} = \begin{bmatrix} \beta & 0 & 0 \\ 0 & 0 & 0 \\ 0 & \alpha & 0 \\ 0 & 0 & \eta \end{bmatrix} \begin{bmatrix} V_Y \\ I_X \\ V_Z \end{bmatrix} \quad (2.6)$$



Şekil 2.9: Evirmeyen tip CFOA'nın sembolü.



Şekil 2.10: Evirmeyen tip CFOA'nın MOS transistör tabanlı içyapısı (Arslan ve Morgul 2008).

Şekil 2.10'da gösterilen evirmeyen tip CFOA'nın içyapısında kullanılan MOS transistörlerin en boy oranları Tablo 2.3'te verilmiştir.

Tablo 2.3: Evirmeyen tip CFOA'nın MOS transistör en boy oranları.

PMOS Transistörler	$W (\mu\text{m}) / L (\mu\text{m})$
$M_1, M_2, M_3, M_4, M_5, M_8, M_9, M_{17}, M_{18},$ $M_{19}, M_{20}, M_{23}, M_{24}$	39 / 0.52
$M_{11}, M_{26}$	195 / 0.52
NMOS Transistörler	
$M_6, M_{21}$	97.5 / 0.52
$M_7, M_{10}, M_{12}, M_{13}, M_{14}, M_{15}, M_{16}, M_{22},$ $M_{25}, M_{27}, M_{28}, M_{29}, M_{30}$	13 / 0.52

### **3. TASARLANAN BİR UCU TOPRAKLANMIŞ ENDÜKTANS SİMÜLATÖRLERİ**


Bu tez çalışması kapsamında, bir ucu topraklanmış endüktans simülatörleri ele alınmış olup üç adet bir ucu topraklanmış negatif endüktans simülatörü ve iki adet bir ucu topraklanmış pozitif endüktans simülatörü tasarlanmış ve sunulmuştur.

Sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin bant geçiren süzgeç uygulamaları da yapılmıştır. Ayrıca ele alınan pozitif endüktans simülatörlerin, frekans ve zaman ortamındaki davranışını göstermek amacıyla, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak SPICE programında simülasyonları gerçekleştirilmiştir. Yapılan simülasyonlar, sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin performansını ve çalışabilir olduğunu göstermektedir. Bunlara ek olarak, sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörün zaman ortamındaki deneyi yapılmış ve sonuçları grafiksel olarak sunulmuştur.

#### **3.1 Tasarlanan Bir Ucu Topraklanmış Negatif Endüktans Simülatörleri**

Negatif endüktans simülatörü denildiğinde ilgili simülatör devresinin giriş empedansının ( $Z_{in}$ ) negatif işaretli olduğu anlaşılır.

Ele alınan ilk devre olan Şekil 3.1’de gösterilen birinci bir ucu topraklanmış negatif endüktans simülatörü, aktif eleman olarak bir adet evirmeyen tip CFOA, pasif eleman olarak ise üç adet direnç ve bir adet kondansatör içermektedir (Dogan ve Yuce 2018).



Şekil 3.1: Sunulan birinci bir ucu topraklanmış negatif endüktans simülatörü.

Şekil 3.1’de gösterilen devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{sCR_1R_2}{sC(R_2 - R_3) - 1} \quad (3.1)$$

Eğer Şekil 3.1’deki devrede  $R_3 = R_2$  olarak seçilirse, giriş empedansı şu şekilde olur:


$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = -sCR_1R_2 = -sL_{eq} \quad (3.2)$$

Burada,  $L_{eq} = CR_1R_2$ ’dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (3.1)’deki giriş empedansı aşağıdaki gibi elde edilir.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{sCR_1R_2}{sC(R_2 - R_3\alpha\beta\eta) - \alpha\beta\eta} \quad (3.3)$$

Sunulan ikinci bir ucu topraklanmış negatif endüktans simülatörü Şekil 3.2’de gösterilmiştir. Bu devre aktif eleman olarak bir adet evirmeyen tip CFOA, pasif

eleman olarak ise dört adet direnç ve iki adet kondansatör içermektedir (Dogan ve Yuce 2018).



Şekil 3.2: Sunulan ikinci bir ucu topraklanmış negatif endüktans simülatörü.

Şekil 3.2’de gösterilen devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{sC_1R_3R_4(R_1+R_2)}{sR_4(C_1R_1+C_1R_2+C_1R_3-C_2R_1)-R_1} \quad (3.4)$$


Eğer Şekil 3.2’deki devrede  $C_1(R_1+R_2+R_3) = C_2R_1$  olarak seçilirse, giriş empedansı şu şekilde olur:

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{-sC_1R_3R_4(R_1+R_2)}{R_1} = -sL_{eq} \quad (3.5)$$

Burada,  $L_{eq} = C_1R_3R_4(R_1 + R_2)/R_1$ ’dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (3.4)’teki giriş empedansı aşağıdaki hale dönüşür.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{sC_1R_3R_4(R_1+R_2)}{sR_4(C_1R_1+C_1R_2+C_1R_3-C_2R_1\alpha\beta\eta)-R_1\alpha\beta\eta} \quad (3.6)$$

Şekil 3.3'te sunulan üçüncü bir ucu topraklanmış negatif endüktans simülâtörü gösterilmiştir. Sunulan bu devre aktif eleman olarak iki adet evirmeyen tip CFOA, pasif eleman olarak ise iki adet direnç ve bir adet kondansatör içermektedir.



Şekil 3.3: Sunulan üçüncü bir ucu topraklanmış negatif endüktans simülâtörü.

Şekil 3.3'te gösterilen devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in3}(s) = \frac{V_{in3}}{I_{in3}} = -sCR_1R_2 = -sL_{eq} \quad (3.7)$$


Burada,  $L_{eq} = CR_1R_2$ 'dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (3.7)'deki giriş empedansı aşağıdaki Denklem (3.8)'deki hale dönüşür.

$$Z_{in3}(s) = \frac{V_{in3}}{I_{in3}} = -\frac{sCR_1R_2}{sCR_2\beta_1\eta_2 - sCR_2 + \alpha_2\beta_2\eta_2} \quad (3.8)$$

### 3.2 Tasarlanan Bir Ucu Topraklanmış Pozitif Endüktans Simülatörleri

Pozitif endüktans simülatörü denildiğinde ilgili simülatör devresinin  $Z_{in}$ 'inin pozitif işaretli olduğu anlaşılır.

Bu başlık altında sunulan ilk devre olan birinci bir ucu topraklanmış pozitif endüktans simülatörü Şekil 3.4'te gösterilmiştir. Bu devre aktif eleman olarak bir adet IBCCII+, pasif eleman olarak ise dört adet direnç ve bir adet kondansatör içermektedir.



Şekil 3.4: Sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörü.

Şekil 3.4'te gösterilen devrenin giriş empedansı Denklem (3.9)'da verilmiştir.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{sCR_3(R_1R_2 + 2R_1R_4 + R_2R_4)}{sC(R_2R_3 + 2R_3R_4 - R_2R_4) + R_4} \quad (3.9)$$

Şekil 3.4'te gösterilen bu devrede  $R_2R_4 = R_3(R_2 + 2R_4)$  olarak seçilirse, giriş empedansı şu hali alır:


$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{sCR_3(R_1R_2 + 2R_1R_4 + R_2R_4)}{R_4} = sL_{eq} \quad (3.10)$$

Burada,  $L_{eq} = CR_3(R_1R_2 + 2R_1R_4 + R_2R_4)/R_4$ 'dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (3.9)'daki giriş empedansı aşağıdaki hale dönüşür.


$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{sCR_3(R_1R_2 + R_1R_4 + R_2R_4 + R_1R_4\eta)}{sC(R_2R_3 + R_3R_4 + R_3R_4\eta - R_2R_4\alpha\beta) + R_4\alpha\beta\eta} \quad (3.11)$$

Şekil 3.4'teki devrede kullanılan aktif eleman olan IBCCII+'ın içyapısı Şekil 2.5'te verilmiş olup ayrıca devrenin tasarımında kullanılan MOS transistörlerin en boy oranları da Tablo 2.1'de verilmiştir. Devrenin pasif elemanları  $C = 100$  pF,  $R_3 \cong 333.3 \Omega$  ve  $R_1 = R_2 = R_4 = 1$  k $\Omega$  olarak seçilmiştir. Bunun sonucunda  $L_{eq} \cong 133.3 \mu\text{H}$  olarak bulunmuştur.

Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün girişine, tepe değeri  $150 \mu\text{A}$  ve frekansı  $2$  MHz olan üçgen dalga işaret uygulandığında, devre çıkışından elde edilen kare dalga cevabı Şekil 3.5'te verilmiş olup bu simülatörün empedansının faz ve genlik cevabı ise Şekil 3.6'da gösterilmiştir.




**Şekil 3.5:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün girişine,  $150 \mu\text{A}$  tepe genliğine ve  $2$  MHz frekansa sahip üçgen dalga işaret uygulandığında çıkışta elde edilen kare dalga cevabı.




**Şekil 3.6:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün empedansının faz ve genlik cevabı.

Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının yüz adımlı Monte Carlo (MC) analizi Şekil 3.7'de gösterilmiş olup bu simülatörün eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının yüz adımlı MC analizi ise Şekil 3.8'de verilmiştir.




**Şekil 3.7:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.




**Şekil 3.8:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.

Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün DC simetrik güç kaynağı gerilimlerinin  $\pm 0.75$  V'dan  $\pm 0.9$  V'a 50 mV'luk adımlarla değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı Şekil 3.9'da gösterilmiştir. Ayrıca, Şekil 3.4'teki bu simülatörün sıcaklığının  $-50$  °C'den  $100$  °C'ye 50 °C'lik adımlarla değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı da Şekil 3.10'da verilmiştir.




**Şekil 3.9:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün DC simetrik güç kaynağı gerilimlerinin değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.




**Şekil 3.10:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün sıcaklığının değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.

Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatör devresinin çeşitli sıcaklık ve DC simetrik güç kaynağı gerilim varyasyonlarına göre çalışma durumları analiz edilmiş ve bu analiz sonucunda elde edilen ideal ve simülasyonun empedansının faz ve genlik cevabı Şekil 3.11'de gösterilmiştir. Ayrıca, sunulan ilgili simülatör kapsamında, Şekil 2.5'teki IBCCII+'ın içyapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 değiştirilmesiyle mismatch (uyumsuzluk) analizi yapılmıştır. Bu analiz sonucunda elde edilen ideal ve simülasyonun empedansının faz ve genlik cevabı da Şekil 3.12'de gösterilmiştir. Devrenin, ilgili MOS transistörlerin boyutlarının değiştirilmesinden çok fazla etkilenmediği görülmüştür.




**Şekil 3.11:** Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün çeşitli sıcaklık ve DC simetrik güç kaynağı gerilim varyasyonlarına göre çalışma durumları.



**Şekil 3.12:** Şekil 2.5'teki IBCCII+'ın içyapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 değiştirilmesiyle yapılan uyumsuzluk analizi sonucu elde edilen empedansın faz ve genlik cevabı.


Bir ucu topraklanmış pozitif endüktans simülatörün bir bant geçiren süzgeç örneği Şekil 3.13'te gösterilmiştir. Şekil 3.13'teki devrenin analizi sonucu Denklem (3.12)'deki transfer fonksiyonu elde edilir.




Şekil 3.13: Bir ucu topraklanmış pozitif endüktans simülatörün bant geçiren süzgeç örneği.

$$\frac{V_{BP}}{V_{in}} = \frac{\frac{s}{RC}}{s^2 + \frac{s}{RC} + \frac{1}{LC}} \quad (3.12)$$


Şekil 3.13'teki devrede (Şekil 3.4'te gösterilen devrede  $L \cong 133.3 \mu\text{H}$  bulunmuştu),  $C = 100 \text{ pF}$  ve  $R = 4 \text{ k}\Omega$  seçilmiştir bunun sonucunda rezonans frekansı ( $f_0$ )  $\cong 1.378 \text{ MHz}$  ve kalite faktörü ( $Q$ )  $\cong 3.46$  olarak elde edilmiştir. Şekil 3.13'teki bant geçiren süzgeç örneğinin frekansa göre kazanç değişiminin simülasyon ve ideal durumu Şekil 3.14'te verilmiştir. Şekil 3.13'teki bant geçiren süzgeç için yüz adımlı MC analizi yapılmıştır. Burada  $R_3 \cong 333.3 \Omega$  ve  $R = 4 \text{ k}\Omega$  şeklinde sabit değerler olarak seçilmiş olup diğer pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen ilgili bant geçiren süzgecin frekansa göre kazanç değişimi Şekil 3.15'te gösterilmiştir. Aynı şekilde, Şekil 2.5'teki IBCCII+'ın iç yapısında kullanılan tüm MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen ilgili bant geçiren süzgecin frekansa göre kazanç değişimi de Şekil 3.16'da verilmiştir.



**Şekil 3.14:** Şekil 3.13'teki bant geçiren süzgeç örneğinin kazanç cevabının simülasyon ve ideal durumu.




**Şekil 3.15:** Şekil 3.13'teki bant geçiren süzgeç örneğinin pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen kazanç cevabı.




**Şekil 3.16:** Şekil 3.13'teki bant geçiren süzgeç örneğinin MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen kazanç cevabı.

Şekil 3.13'teki bant geçiren süzgeç örneğinin yeterince düşük olan giriş ve çıkış gürültüleri Şekil 3.17'de gösterilmiştir. Sinüzoidal giriş gerilim sinyallerinin uygulanan tepe değerlerine karşı olan toplam harmonik bozulma (THD) varyasyonları Şekil 3.18'de verilmiştir. Şekil 3.13'teki bant geçiren süzgeç, sinüzoidal giriş gerilim sinyalleri için yaklaşık 5 nV ile 130 mV arasında düzgün bir şekilde çalıştırılabilir. Böylece ilgili bant geçiren süzgeç örneğinin dinamik aralığının yaklaşık 145 dB olduğu görülür.




Şekil 3.17: Şekil 3.13'teki bant geçiren süzgeç örneğinin giriş ve ilgili çıkış gürültüleri.




Şekil 3.18: Şekil 3.13'teki bant geçiren süzgece uygulanan giriş gerilim tepe değerlerine karşı toplam harmonik bozulma varyasyonları.

Şekil 3.4'te gösterilen devrenin zaman ortamındaki bir deney yapılmıştır. IBCCII+ iki adet AD844 ve iki adet direnç ( $R_a = R_b = 1 \text{ k}\Omega$ ) ile gerçekleştirilir. İki adet AD844 ve iki adet direnç ile gerçekleştirilen IBCCII+ Şekil 3.19'da verilmiştir. Deneyde DC simetrik güç kaynağı gerilimleri  $\pm 6 \text{ V}$  alınmıştır. Şekil 3.4'teki bu devrenin pasif elemanları  $C = 4.7 \text{ nF}$ ,  $R_3 \cong 333.3 \Omega$  ve  $R_1 = R_2 = R_4 = 1 \text{ k}\Omega$  olarak seçilmiş ve bunun sonucunda  $L_{eq} \cong 6.265 \text{ mH}$  olarak bulunmuştur. Bu deneyde Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün girişine, bir AD844 ve bir direnç ile kolayca elde edilebilen,  $500 \mu\text{A}$  tepe genliğine ve  $10 \text{ kHz}$  frekansa sahip olan üçgen dalga işaret uygulanmıştır. Girişe uygulanan üçgen dalga işaret ve bunun sonucunda çıkışta elde edilen kare dalga cevabı Şekil 3.20'de verilmiştir.




Şekil 3.19: İki adet AD844 ve iki adet direnç ile gerçekleştirilen IBCCII+.



Şekil 3.20: Şekil 3.4'teki bir ucu topraklanmış pozitif endüktans simülatörün zaman ortamındaki deney sonucu.

Bu başlık altında sunulan diğer bir devre olan, ikinci bir ucu topraklanmış pozitif endüktans simülatörü Şekil 3.21’de gösterilmiştir. Bu devre aktif eleman olarak iki adet eviren tip CFOA, pasif eleman olarak ise iki adet direnç ve bir adet kondansatör içermektedir.



Şekil 3.21: Sunulan ikinci bir ucu topraklanmış pozitif endüktans simülatörü.

Şekil 3.21’de gösterilen bu devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = sCR_1R_2 = sL_{eq} \quad (3.13)$$


Burada,  $L_{eq} = CR_1R_2$ ’dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (3.13)’teki giriş empedansı aşağıdaki hale dönüşür.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{sCR_1R_2}{sCR_2 - sCR_2\beta_1\eta_2 + \alpha_2\beta_2\eta_2} \quad (3.14)$$


Şekil 3.21’deki devrede aktif eleman olarak kullanılan eviren tip CFOA’nın içyapısı Şekil 2.8’de verilmiş olup ayrıca devrenin tasarımında kullanılan MOS transistörlerin en boy oranları da Tablo 2.2’de verilmiştir. Devrenin pasif elemanları  $C = 100$  pF ve  $R_1 = R_2 = 1$  k $\Omega$  olarak seçilmiş ve bunun sonucunda  $L_{eq} = 100$   $\mu$ H olarak bulunmuştur.

Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülâtörün girişine, 200  $\mu$ A tepe genliğine ve 2 MHz frekansa sahip olan sinüs dalga işaret uygulandıđında çıkışta elde edilen sinüs dalga cevabı Şekil 3.22'de verilmiş olup bu simülâtörün empedansının faz ve genlik cevabı da Şekil 3.23'te gösterilmiştir. Sunulan bu bir ucu topraklanmış pozitif endüktans simülâtörün pasif eleman değerlerinin % 10 deđiştirilmesiyle elde edilen empedansın faz ve genlik cevabının yüz adımlı MC analizi Şekil 3.24'te gösterilmiş olup bu simülâtörün eşik gerilim değerlerinin % 1 deđiştirilmesiyle elde edilen empedansın faz ve genlik cevabının yüz adımlı MC analizi ise Şekil 3.25'te verilmiştir.


Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülâtörün DC simetrik güç kaynađı gerilimlerinin  $\pm 0.7$  V'dan  $\pm 0.9$  V'a 50 mV'luk adımlarla deđiştirilmesiyle elde edilen empedansın faz ve genlik cevabı Şekil 3.26'da gösterilmiştir. Buna ek olarak ilgili simülâtörün sıcaklıđının  $-50^{\circ}\text{C}$ 'den  $100^{\circ}\text{C}$ 'ye  $50^{\circ}\text{C}$ 'lik adımlarla deđiştirilmesiyle elde edilen empedansın faz ve genlik cevabı da Şekil 3.27'de verilmiştir. Sunulan bu bir ucu topraklanmış pozitif endüktans simülâtör kapsamında, Şekil 2.8'deki eviren tip CFOA'nın içyapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 deđiştirilmesiyle uyumsuzluk analizi yapılmıştır. Bu analiz sonucunda elde edilen ideal ve simülasyonun empedansının faz ve genlik cevabı da Şekil 3.28'de gösterilmiştir. Devrenin, ilgili MOS transistörlerin boyutlarının deđiştirilmesinden çok fazla etkilenmediđi görülmüştür.




**Şekil 3.22:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülâtörün girişine, 200  $\mu$ A tepe genliğine ve 2 MHz frekansa sahip sinüs dalga işaret uygulandıđında çıkışta elde edilen sinüs dalga cevabı.




**Şekil 3.23:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün empedansının faz ve genlik cevabı.




**Şekil 3.24:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün pasif eleman değerlerinin % 10 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.




**Şekil 3.25:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.



**Şekil 3.26:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün DC simetrik güç kaynağı gerilimlerinin değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.




**Şekil 3.27:** Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün sıcaklığının değiştirilmesiyle elde edilen empedansın faz ve genlik cevabı.




**Şekil 3.28:** Şekil 2.8'deki eviren tip CFOA'nın iç yapısındaki kullanılan MOS transistörlerin genişliklerinin % 10 değiştirilmesiyle yapılan uyumsuzluk analizi sonucu elde edilen empedansın faz ve genlik cevabı.

Şekil 3.21'deki bir ucu topraklanmış pozitif endüktans simülatörün bir bant geçiren süzgeç örneği Şekil 3.13'te daha önceden gösterilmişti. Şekil 3.13'teki devrede (Şekil 2.21'de gösterilen devrede  $L = 100 \mu\text{H}$  olarak hesaplanmıştı),  $C = 100 \text{ pF}$  ve  $R = 1 \text{ k}\Omega$  seçilmiştir bunun sonucunda  $f_0 \cong 1.59 \text{ MHz}$  ve  $Q = 1$  olarak elde edilmiştir. Şekil 3.13'teki bant geçiren süzgeç örneğinin frekansa göre kazanç değişiminin simülasyon ve ideal durumu Şekil 3.29'da verilmiştir. İlgili bant geçiren süzgeç için yüz adımlı MC analizi yapılmış olup tüm pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen ilgili bant geçiren süzgecin kazanç cevabı Şekil 3.30'da gösterilmiştir. Aynı şekilde, Şekil 2.8'deki eviren tip CFOA'nın içyapısında kullanılan tüm MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen ilgili bant geçiren süzgecin kazanç cevabı da Şekil 3.31'de verilmiştir.


Şekil 3.13'teki bu bant geçiren süzgeç örneğinin yeterince düşük olan giriş ve çıkış gürültüleri Şekil 3.32'de gösterilmiştir. Sinüzoidal giriş gerilim sinyallerinin THD'si Şekil 3.33'te verilmiştir. İlgili bant geçiren süzgeç, sinüzoidal giriş gerilim sinyalleri için yaklaşık 15 nV ile 250 mV arasında düzgün bir şekilde çalıştırılabilir. Böylece ilgili bant geçiren süzgeç örneğinin dinamik aralığının yaklaşık 144 dB olduğu görülür.




**Şekil 3.29:** Şekil 3.13'teki bant geçiren süzgeç örneğinin kazanç cevabının simülasyon ve ideal durumu.




**Şekil 3.30:** Şekil 3.13'teki bant geçiren süzgeç örneğinin pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen kazanç cevabı.



**Şekil 3.31:** Şekil 3.13'teki bant geçiren süzgeç örneğinin MOS transistörlerin eşik gerilim değerlerinin % 1 değiştirilmesiyle elde edilen kazanç cevabı.



**Şekil 3.11:** Şekil 3.13'teki bant geçiren süzgeç örneğinin giriş ve çıkış gürültüleri.



**Şekil 3.12:** Şekil 3.13'teki bant geçiren süzgece uygulanan giriş gerilim tepe değerlerine karşı toplam harmonik bozulma varyasyonları.

## 4. TASARLANAN BİR UCU TOPRAKLANMIŞ KAPASİTE ÇARPANLARI

Bu tez çalışmasında, bir ucu topraklanmış kapasite çarpanları ele alınmış olup iki adet bir ucu topraklanmış negatif kapasite çarpanı ve iki adet bir ucu topraklanmış pozitif kapasite çarpanı tasarlanmış ve sunulmuştur.

Sunulan ilk, bir ucu topraklanmış pozitif kapasite çarpanının frekans ve zaman ortamındaki davranışını göstermek amacıyla, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak SPICE programında simülasyonları gerçekleştirilmiştir.

Sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının frekans ve zaman ortamındaki davranışını göstermek amacıyla, DC simetrik güç kaynağı gerilimleri  $\pm 9$  V olarak seçilerek, AD844 modeli kullanılarak SPICE programında simülasyonları gerçekleştirilmiştir. Buna ek olarak sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının zaman ortamındaki deneyi yapılmış ve sonuçları grafiksel olarak sunulmuştur.


### 4.1 Tasarlanan Bir Ucu Topraklanmış Negatif Kapasite Çarpanları

Negatif kapasite çarpanı denildiğinde ilgili çarpma devresinin  $Z_{in}$ 'inin negatif işaretli olduğu anlaşılır. Ele alınan ilk devre olan Şekil 4.1'de gösterilen birinci bir ucu topraklanmış negatif kapasite çarpanı aktif eleman olarak bir adet evirmeyen tip CFOA, pasif eleman olarak ise üç adet direnç ve bir adet kondansatör içermektedir. Şekil 4.1'de gösterilen bu devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = -\frac{R_1 R_2}{s C R_2 R_3 + R_3 - R_2} \quad (4.1)$$

Eğer Şekil 4.1'deki devrede  $R_3 = R_2$  olarak seçilirse, giriş empedansı Denklem (4.2)'de verildiği gibidir:

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = -\frac{1}{sC \frac{R_2}{R_1}} = -\frac{1}{-sC_{eq}} \quad (4.2)$$



Şekil 4.1: Sunulan birinci bir ucu topraklanmış negatif kapasite çarpanı.

Burada,  $C_{eq} = CR_2/R_1$ 'dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (4.1)'deki giriş empedansı aşağıdaki hale dönüşür.


$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = -\frac{R_1 R_2}{sCR_2 R_3 \alpha \beta \eta + R_3 \alpha \beta \eta - R_2} \quad (4.3)$$

Sunulan ikinci bir ucu topraklanmış negatif kapasite çarpanı Şekil 4.2'de gösterilmiştir. Bu devre, bir adet evirmeyen tip CFOA, iki adet direnç ve bir adet kondansatör içermektedir. Şekil 4.2'de gösterilen bu devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = -\frac{1}{sC \frac{R_2}{R_1}} = -\frac{1}{-sC_{eq}} \quad (4.4)$$

Burada,  $C_{eq} = CR_2/R_1$ 'dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (4.4)'teki giriş empedansı aşağıdaki hale dönüşür.

$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{R_1 \alpha \beta \eta}{(1 + \alpha)(-1 - sCR_2 + \beta \eta)} \quad (4.5)$$



Şekil 4.2: Sunulan ikinci bir ucu topraklanmış negatif kapasite çarpanı.


## 4.2 Tasarlanan Bir Ucu Topraklanmış Pozitif Kapasite Çarpanları

Pozitif kapasite çarpanı denildiğinde ilgili çarpma devresinin  $Z_{in}$ 'inin pozitif işaretli olduğu anlaşılır. Ele alınan birinci bir ucu topraklanmış pozitif kapasite çarpanı Şekil 4.3'te gösterilmiştir. Bu devre, iki adet evirmeyen tip CFOA, iki adet direnç ve bir adet kondansatör içermektedir. Şekil 4.3'te gösterilen bu devrenin giriş empedansı aşağıdaki şekilde hesaplanır.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{1}{sC \frac{R_2}{2R_1}} = \frac{1}{sC_{eq}} \quad (4.6)$$


Burada,  $C_{eq} = CR_2/2R_1$ 'dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (4.6)'daki giriş empedansı aşağıdaki hale dönüşür.

$$Z_{in1}(s) = \frac{V_{in1}}{I_{in1}} = \frac{1}{\frac{1 + \alpha_1 - \beta_1 \eta_1 - \alpha_1 \beta_1 \eta_1 + sCR_2 \alpha_1 \alpha_2 \beta_2 \eta_1}{R_1(1 + \alpha_1)}} \quad (4.7)$$




Şekil 4.3: Sunulan birinci bir ucu topraklanmış pozitif kapasite çarpanı.

Şekil 4.3'teki devrenin pasif elemanları  $C = 50$  pF,  $R_1 = 1$  k $\Omega$  ve  $R_2 = 4$  k $\Omega$  olarak seçilmiş ve bunun sonucunda  $C_{eq} = 100$  pF olarak bulunmuştur. Şekil 4.3'teki bir ucu topraklanmış pozitif kapasite çarpanının girişine, tepe değeri 200  $\mu$ A ve frekansı 1 MHz olan sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı Şekil 4.4'te verilmiş olup bu kapasite çarpanının empedansının faz ve genlik cevabı da Şekil 4.5'te gösterilmiştir.




**Şekil 4.4:** Şekil 4.3'teki bir ucu topraklanmış pozitif kapasite çarpanının girişine,  $200 \mu\text{A}$  tepe genliğine ve  $1 \text{ MHz}$  frekansa sahip sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı.



**Şekil 4.5:** Şekil 4.3'teki bir ucu topraklanmış pozitif kapasite çarpanının empedansının faz ve genlik cevabı.

Ele alınan ikinci bir ucu topraklanmış pozitif kapasite çarpanı Şekil 4.6'da gösterilmiştir. Bu devre, iki adet evirmeyen tip CFOA, iki adet direnç ve bir adet kondansatör içermektedir.



Şekil 4.6: Sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanı.

Şekil 4.6’da gösterilen bu devrenin giriş empedansı aşağıdaki şekilde hesaplanır.


$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{1}{sC \frac{2R_2}{R_1}} = \frac{1}{sC_{eq}} \quad (4.8)$$

Burada,  $C_{eq} = 2CR_2/R_1$ ’dir. Eğer frekansa bağımlı ideal olmayan kazançlar da hesaba katılırsa Denklem (4.8)’deki giriş empedansı aşağıdaki hale dönüşür.


$$Z_{in2}(s) = \frac{V_{in2}}{I_{in2}} = \frac{1}{\frac{(1+\alpha_1)sCR_2}{\alpha_1\alpha_2\beta_1\eta_1R_1} + \frac{(1+\alpha_1)(\beta_1\eta_1 - \beta_2)}{\alpha_1\beta_1\eta_1R_1}} = \frac{1}{sC_{eq} + \frac{1}{R_{eq}}} \quad (4.9)$$

Burada,  $C_{eq} = (1+\alpha_1)CR_2/(\alpha_1\alpha_2\beta_1\eta_1R_1)$  ve  $R_{eq} = \alpha_1\beta_1\eta_1R_1/((1+\alpha_1)(\beta_1\eta_1 - \beta_2))$ ’dir. Şekil 4.6’daki devrenin pasif elemanları  $C = 100$  pF,  $R_1 = 1$  k $\Omega$  ve  $R_2 = 5$  k $\Omega$  olarak seçilmiş ve bunun sonucunda  $C_{eq} = 1$  nF olarak bulunmuştur. Şekil 4.6’daki bir ucu topraklanmış pozitif kapasite çarpanının girişine, tepe değeri 500  $\mu$ A ve frekansı 100 kHz olan sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı Şekil 4.7’de verilmiş olup bu kapasite çarpanının empedansının faz ve genlik cevabı da Şekil 4.8’de gösterilmiştir. Sunulan bu bir ucu topraklanmış kapasite çarpanının pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının yüz adımlı MC analizi Şekil 4.9’da gösterilmiştir.


Direnç değerleri  $R_1 = 1 \text{ k}\Omega$  ve  $R_2 = 5 \text{ k}\Omega$  sabit değerler olarak seçilip, kapasite değeri ise  $C = 100 \text{ pF}$ ,  $C = 75 \text{ pF}$ ,  $C = 50 \text{ pF}$  ve  $C = 25 \text{ pF}$  olarak değişken değerler seçildiğinde  $C_{eq}$  sırasıyla  $1 \text{ nF}$ ,  $750 \text{ pF}$ ,  $500 \text{ pF}$  ve  $250 \text{ pF}$  olarak bulunur. Sunulan bu bir ucu topraklanmış kapasite çarpanının AC simülasyonları bu değişken kapasite değerleri sonucunda yapılmış ve Şekil 4.10'da gösterilmiştir.  $R_1 = 1 \text{ k}\Omega$  ve  $C = 100 \text{ pF}$  olarak sabit değerler olarak seçilmiş olup  $R_2 = 10 \text{ k}\Omega$ ,  $R_2 = 7.5 \text{ k}\Omega$ ,  $R_2 = 5 \text{ k}\Omega$  ve  $R_2 = 2.5 \text{ k}\Omega$  şeklinde değişken değerler olarak seçilmiş ve bunun sonucunda,  $C_{eq}$  sırasıyla  $2 \text{ nF}$ ,  $1.5 \text{ nF}$ ,  $1 \text{ nF}$  ve  $500 \text{ pF}$  olarak elde edilmiştir ve bu bir ucu topraklanmış kapasite çarpanının AC simülasyonları bu değişken  $R_2$  değerleri sonucunda yapılmış ve Şekil 4.11'de gösterilmiştir.




**Şekil 4.7:** Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının girişine,  $500 \mu\text{A}$  tepe genliğine ve  $100 \text{ kHz}$  frekansa sahip sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı.




**Şekil 4.8:** Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının empedansının faz ve genlik cevabı.



**Şekil 4.9:** Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının pasif eleman değerlerinin % 5 değiştirilmesiyle elde edilen empedansın faz ve genlik cevabının Monte Carlo analizi.




**Şekil 4.10:** Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının farklı kapasite değerleri için AC analizi.



**Şekil 4.11:** Şekil 4.6'daki bir ucu topraklanmış pozitif kapasite çarpanının farklı  $R_2$  değerleri için AC analizi.

Şekil 4.6’da gösterilen devrenin deney düzeneği için üç adet AD844 (AD844’lerin biri akım kaynağı elde etmek için), üç adet direnç (dirençlerin biri ( $R = 1 \text{ k}\Omega$ ) akım kaynağı elde etmek için AD844’ün X terminaline bağlı) ve bir adet kondansatör kullanılmıştır. Deneyde DC simetrik güç kaynağı gerilimleri  $\pm 9 \text{ V}$  alınmıştır. Şekil 4.6’daki devrenin pasif elemanları  $C = 100 \text{ pF}$ ,  $R_1 = 1 \text{ k}\Omega$  ve  $R_2 = 4.7 \text{ k}\Omega$  olarak seçilmiş ve bunun sonucunda  $C_{eq} = 940 \text{ pF}$  olarak hesaplanmıştır. Şekil 4.6’daki bir ucu topraklanmış pozitif kapasite çarpanının girişine, tepe değeri  $360 \mu\text{A}$  (uygulanan giriş geriliminin tepe genliği yaklaşık olarak  $360 \text{ mV}$  alınmıştır) ve frekansı  $20 \text{ kHz}$  olan sinüs dalga işaret uygulandığında çıkışta elde edilen sinüs dalga cevabı Şekil 4.12’de verilmiş.



**Şekil 4.12:** Şekil 4.6’daki bir ucu topraklanmış pozitif kapasite çarpanının zaman ortamında yapılan deney sonucu.

## 5. SONUÇ VE ÖNERİLER

Bu tez çalışması sürecinde tasarlanmış, üç adet bir ucu topraklanmış negatif endüktans simülatörü, iki adet bir ucu topraklanmış pozitif endüktans simülatörü, iki adet bir ucu topraklanmış negatif kapasite çarpanı ve iki adet bir ucu topraklanmış pozitif kapasite çarpanı sunulmuştur. Sunulan bir ucu topraklanmış pozitif endüktans simülatörlerin bant geçiren süzgeç uygulamaları da yapılmıştır. Ele alınan bir ucu topraklanmış pozitif endüktans simülatörlerin simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak SPICE programında gerçekleştirilmiştir. Ayrıca sunulan birinci bir ucu topraklanmış pozitif endüktans simülatörün zaman ortamındaki deneyi yapılmış ve grafiksel sonuçları sunulmuştur.

Sunulan birinci bir ucu topraklanmış pozitif kapasite çarpanının simülasyonları, DC simetrik güç kaynağı gerilimleri  $\pm 0.75$  V olarak seçilerek, 0.13  $\mu\text{m}$  IBM teknoloji parametreleri kullanılarak SPICE programında yapılmıştır. Sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanının frekans ve zaman ortamındaki davranışını göstermek amacıyla ise DC simetrik güç kaynağı gerilimleri  $\pm 9$  V olarak ayarlanarak, AD844 modeli kullanılarak SPICE programında simülasyonları gerçekleştirilmiştir. Buna ek olarak, sunulan ikinci bir ucu topraklanmış pozitif kapasite çarpanı için deney düzeneği oluşturulmuş ve elde edilen sonuçlar grafiksel olarak sunulmuştur.

Sunulan devrelerin performansı ve çalışabilir olduğu yapılan simülasyon ve deney sonuçlarından anlaşılmaktadır. Tasarlanan bu devrelerin telekomünikasyon, işaret işleme, kontrol mühendisliği vb. gibi alanlarda kullanılması amaçlanmaktadır.

## 6. KAYNAKLAR

Abuelma'atti, M. T., "New grounded immittance function simulators using single current feedback operational amplifier", *Analog Integrated Circuits and Signal Processing*, 71 (1), 95–100, (2012).

Abuelma'atti, M. T. and Dhar, S. K., "New CFOA-based floating immittance emulators", *International Journal of Electronics*, 103 (12), 1984–1997, (2016).

AD844 60MHz Monolithic Op amp, [http://www.analog.com/static/imported-files/data\\_sheets/AD844.pdf](http://www.analog.com/static/imported-files/data_sheets/AD844.pdf).

Ahmed, M. T., Khan, I. A. and Minhaj, N., "Novel electronically tunable C-multipliers", *Electronics Letters*, 31 (1), 9-11, (1995).

Al-Absi, M. A. and Abuelma'atti, M. T., "A novel tunable grounded positive and negative impedance multiplier", *IEEE Transactions on Circuits and Systems II: Express Briefs*, 66 (6), 924-927, (2018).

Al-Absi, M. A., Al-Suhaibani, E. S. and Abuelma'atti, M. T., "A new compact CMOS C-multiplier", *Analog Integrated Circuits and Signal Processing*, 90 (3), 653-658, (2017).

Alaybeyoglu, E., "Implementation of capacitor multiplier with cell-based variable transconductance amplifier", *IET Circuits, Devices & Systems*, 13 (3), 267-272, (2018).

Alaybeyoglu, E. and Kuntman, H., "Capacitor multiplier with high multiplication factor for integrated low pass filter of biomedical applications using DTMOs technique", *AEU-International Journal of Electronics and Communications*, 107, 291-297, (2019).

Alpaslan, H. and Yuce, E., “Inverting CFOA based lossless and lossy grounded inductor simulators”, *Circuits, Systems, and Signal Processing*, 34 (10), 3081–3100, (2015).

Arora, T.S. and Gupta, S., “Realization of lossy inductor employing current feedback operational amplifier and its applications”, 2017 4th International Conference on *Signal Processing and Integrated Networks (SPIN)*. IEEE, 340–345, (2017).

Arslan, E. and Morgul, A., “Wideband self-biased CMOS CCII”, 2008 Ph. D. Research in *Microelectronics and Electronics*. IEEE, 217–220, (2008).

Basak, M. E. and Kacar, F., “Lossy/lossless grounded inductance simulators using current feedback operational amplifier (CFOA)”, *Electrica*, 18 (1), 95–99, (2018).

Bhaskar, D. R. and Senani, R., “Simulation of a floating inductance: a new two-CFOA based configuration”, 2013 Fifth International Conference on *Computational Intelligence, Modelling and Simulation*. IEEE, 381–383, (2013).

Biolek, D., Vavra, J. and Keskin, A. U., “CDTA-based capacitance multipliers”, *Circuits, Systems, and Signal Processing*, 38 (4), 1466–1481, 2019.

Cicekoglu, O., “New current conveyor based active-gyration implementation”, *Microelectronics Journal*, 29 (8), 525–528, (1998).

Cicekoglu, M. O., “Active simulation of grounded inductors with CCII+s and grounded passive elements”, *International Journal of Electronics*, 85(4), 455–462, (1998).

Cicekoglu, O., Toker, A. and Kuntman, H., “Universal immittance function simulators using current conveyors”, *Computers & Electrical Engineering*, 27(3), 227–238, (2001).

Dogan, M. and Yuce, E., “Supplementary single active device based grounded immittance function simulators”, *AEU-International Journal of Electronics and Communications*, 94, 311-321, (2018).

Dogan, M. and Yuce, E., “CFOA based a new grounded inductor simulator and its applications”, *Microelectronics Journal*, 90, 297-305, (2019).

Fabre, A. and Alami, M., “Universal current mode biquad implemented from two second generation current conveyors”, *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, 42 (7), 383–385, (1995).

Fabre, A., “Gyrator implementation from commercially available transimpedance operational amplifiers”, *Electronics Letters*, 28 (3), 263-264, (1992).

Fabre, A., Saaid, O., Wiest, F. and Boucheron, C., “High frequency applications based on a new current controlled conveyor”, *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, 43 (2), 82-91, (1996).

Ferri, G. and Guerrini, N. C., *Low voltage, low power CMOS current conveyors*: Springer, (2003).

Kacar, F. and Kuntman, H., “CFOA-based lossless and lossy inductance simulators”, *Radioengineering*, 20 (3), 627–631, (2011).

Keskin, A. U., “Single CFA-based NICs with impedance scaling properties”, *Journal of Circuits, Systems, and Computers*, 14 (02), 195–203, (2005).

Khan, I. A. and Ahmed, M. T., “OTA-based integrable voltage/current-controlled ideal C-multiplier”, *Electronics Letters*, 22 (7), 365-366, (1986).

Khan, A. A., Bimal, S., Dey, K. K. and Roy, S. S., “Current conveyor based R- and C- multiplier circuits”, *AEU-International Journal of Electronics and Communications*, 56 (5), 312-316, (2002).

Lahiri, A., and Gupta, M., “Realizations of grounded negative capacitance using CFOAs”, *Circuits, Systems, and Signal Processing*, 30 (1), 143–155, (2011).

Liu, S. J. and Hwang, Y. S., “Realisation of R-L and C-D impedances using a current feedback amplifier and its applications”, *Electronics Letters*, 30 (5), 380–381, (1994).

Myderrizi, I. and Zeki, A., “Electronically tunable DXCCII-based grounded capacitance multiplier”, *AEU-International Journal of Electronics and Communications*, 68 (9), 899-906, (2014).

Nandi, R., “Inductor simulation using a current conveyor”, *Proceedings of the IEEE*, 65 (10), 1511–1512, (1977).

Nandi, R., “Active inductances using current conveyors and their application in a simple bandpass filter realisation”, *Electronics Letters*, 14 (12), 373–375, (1978).

Padilla-Cantoya, I. and Furth, P. M., “Enhanced grounded capacitor multiplier and its floating implementation for analog filters”, *IEEE Transactions on Circuits and Systems II: Express Briefs*, 62 (10), 962-966, (2015).

Said, L. A., Madian, A. H., Ismail, M. H. and Soliman, A. M., “Active realization of doubly terminated LC ladder filters using current feedback operational amplifier (CFOA) via linear transformation”, *AEU-International Journal of Electronics and Communications*, 65 (9), 753–762, (2011).

Said, L. A., Madian, A. H., Ismail, M. H. and Soliman, A. M., “Current feedback operational amplifier (CFOA) based programmable lossless floating inductor realization”, 2014 International Conference on *Engineering and Technology* (ICET). IEEE, 1–4, (2014).

Sedra, A. S. and Smith, K., “A second-generation current conveyor and its applications”, *IEEE Transactions on Circuit Theory*, 17 (1), 132-134, (1970).

Senani, R. and Bhaskar, D. R., “New lossy/loss-less synthetic floating inductance configuration realized with only two CFOAs”, *Analog Integrated Circuits and Signal Processing*, 73 (3), 981–987, (2012).

Senani, R., “Realization of a class of analog signal processing/signal generation circuits: novel configurations using current feedback op-amps”, *Frequenz*, 52 (9-10), 196–206, (1998).

Senani, R., “Active simulation of inductors using current conveyor”, *Electronics Letters*, 14(15), 483–484, (1978).

Smith, K. C., and Sedra, A., “The current conveyor-A new circuit building block”, *Proceedings of the IEEE*, 56 (8), 1368-1369, (1968).

Soliman, A. M., “Ford-Girling equivalent circuit using CC II.”, *Electronics Letters*, 14 (22), 721–722, (1978).

Soliman, A. M., “New active-gyrator circuit using a single current conveyor”, *Proceedings of the IEEE*, 66 (11), 1580–1581, (1978).

Soliman, A. M., “Applications of the current feedback operational amplifiers”, *Analog Integrated Circuits and Signal Processing*, 11 (3), 265–302, (1996).

Toker, A., Cicekoglu, O. and Kuntman, H., “New active gyrator circuit suitable for frequency-dependent negative resistor implementation”, *Microelectronics Journal*, 30 (1), 59-62, (1999).

Verma, R., Pandey, N. and Pandey, R., “Novel CFOA based capacitance multiplier and its application”, *AEU-International Journal of Electronics and Communications*, 107, 192-198, (2019).

Yesil, A., Yuce, E. and Minaei, S., “Grounded capacitance multipliers based on active elements”, *AEU-International Journal of Electronics and Communications*, 79, 243-249, (2017).

Yuce, E. and Minaei, S., “Commercially available active device based grounded inductor simulator and universal filter with improved low frequency performances”, *Journal of Circuits, Systems and Computers*, 26 (04), (2017).

Yuce, E., “Novel lossless and lossy grounded inductor simulators consisting of a canonical number of components”, *Analog Integrated Circuits and Signal Processing*, 59 (1), 77–82, (2009).

Yuce, E. and Minaei, S., “On the realization of simulated inductors with reduced parasitic impedance effects”, *Circuits, Systems & Signal Processing*, 28 (3), 451–465, (2009).

Yuce, E. and Minaei, S., “A modified CFOA and its applications to simulated inductors, capacitance multipliers, and analog filters”, *IEEE Transactions on Circuits and Systems I: Regular Papers*, 55 (1), 266–275, (2008).

Yuce, E. and Minaei, S., “Universal current-mode filters and parasitic impedance effects on the filter performances”, *International Journal of Circuit Theory and Applications*, 36 (2), 161–171, (2008).

Yuce, E., “A single-input multiple-output voltage-mode second-order universal filter using only grounded passive components”, *Indian Journal of Engineering and Materials Sciences (IJEMS)*, 24 (2), 97–106, (2017).

Yuce, E., “Grounded inductor simulators with improved low-frequency performances”, *IEEE Transactions on Instrumentation and Measurement*, 57 (5), 1079–1084, (2008).

Yuce, E. and Cicekoglu, O., “The effects of non-idealities and current limitations on the simulated inductances employing current conveyors”, *Analog Integrated Circuits and Signal Processing*, 46 (2), 103–110, (2006).

<http://www.spicemodel.com/models/ad/AD844.htm>.

## 7. ÖZGEÇMİŞ

Adı Soyadı : Mehmet Dođan  
Dođum Yeri ve Tarihi : Dinar/08.03.1993  
Lisans Üniversite : Pamukkale Üniversitesi  
Elektronik posta : mdogan093@gmail.com  
İletişim Adresi : Mehmetçik Mah. 2552 Sok. No:3 Kat:3  
Pamukkale/DENİZLİ

### **Yayın Listesi :**

• Dogan, M. and Yuce, E., “Supplementary single active device based grounded immittance function simulators”, *AEU- International Journal of Electronics and Communications*, 94, 311-321, (2018).

• Dogan, M. and Yuce, E., “A new CFOA based grounded inductor simulator and its applications”, *Microelectronics Journal*, 90, 297-305, (2019).